EDA365电子工程师网
标题:
Drc Error solder mask to shape spacing解决办法
[打印本页]
作者:
zui.ho
时间:
2011-5-30 14:17
标题:
Drc Error solder mask to shape spacing解决办法
布完线准备在TOP层铺铜，可是总在VIA处出现DRC错误，不知怎么解决，新手求助？
1 S( T7 G' e8 R4 a7 t* n/ T* {
Drc Error： soldermask to shape spacing。应该是阻焊距离VIA的Shape太近，怎么设置
' ~8 M8 ^6 x, \/ h% j; m3 b+ K
可以消除错误？
! q \0 ?( C( i3 _
5 ^2 _* e/ E2 v) }7 y' L+ ] R# A
作者:
zui.ho
时间:
2011-5-30 15:34
问题太简单了？路过的也指点指点哈
作者:
lcs_jlu
时间:
2011-11-15 05:04
今天，我也遇到这个问题。好像是连接via的线径太宽了。
作者:
piedgogo
时间:
2011-11-15 08:45
点击第一个，再点击你刚铺的shape；点击第二个，逐个点击和它冲突的via，试试看。
avoid_shape.jpg
(1.51 KB, 下载次数: 43)
下载附件
保存到相册
2011-11-15 08:43 上传
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2
