找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 7555|回复: 14
打印 上一主题 下一主题

[请教]allegro导出3D文件(emn和emp)时的问题!

[复制链接]

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
跳转到指定楼层
1#
发表于 2011-5-25 16:17 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
请教一下,在导出emn和emp文件时,proe读取元器件的长宽高信息是从palce bound top/bottom层吗?DFA bound top/bottom层是用来做什么的?导出3D文件时会读取DFA bound top/bottom层的数据吗?
1 D' v) s: E+ I8 B- K( A" D2 ?' ^) a  J
谢谢!!!
) S0 M& D' K  c$ o! X+ j; R
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

0

主题

5

帖子

-8991

积分

未知游客(0)

积分
-8991
15#
发表于 2013-3-13 18:31 | 只看该作者
这里有
; m& T4 H5 [0 @# d2 ]( t% Phttp://www.docin.com/p-46953364.html

20

主题

172

帖子

8418

积分

六级会员(60)

Rank: 6Rank: 6

积分
8418
14#
发表于 2012-9-18 11:33 | 只看该作者
ALLEGRO怎么导出EMN,EMP文件?

21

主题

85

帖子

1102

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1102
13#
发表于 2012-2-15 16:42 | 只看该作者
bluemare 发表于 2011-5-25 22:19 , m2 C" o4 ~$ K6 y4 e1 k3 k
回复 gn165625076 的帖子+ V+ t8 [! x# T3 X9 n* C

- U* e) f- ]% Q5 _. ^* vPlace_Bound_Top

0 C- R  u$ x/ V# R问下,你这些个英文是从哪里来得。。?谢谢

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
12#
 楼主| 发表于 2011-5-26 09:34 | 只看该作者
好的,谢谢!

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
11#
发表于 2011-5-26 09:20 | 只看该作者
我不是权威,你还是自己在多看看

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
10#
 楼主| 发表于 2011-5-26 09:08 | 只看该作者
回复 bluemare 的帖子' K+ I0 f$ Y( i( q! R3 e

: B6 h; \0 S8 @6 y: S1 p' C非常感谢您的翻译,谢谢!" N: T5 ~0 P) R( K* B# }, a2 N) z
, \3 u% Z1 o; b/ L% K5 ?
还是那个问题还问一下,如果说我在brd文件中把一个器件的place bound top/bottom删除,直留dfa bound top/bottom在,那么导出的3d文件在读取器件长宽时是读取dfa bound top/bottom的数据吗?; K2 v# T& s$ i- m

8

主题

145

帖子

1279

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1279
9#
发表于 2011-5-25 23:18 | 只看该作者
dsf

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
8#
发表于 2011-5-25 22:20 | 只看该作者
草草试着翻译了一下,大家将就看吧

20

主题

1157

帖子

5499

积分

五级会员(50)

Rank: 5

积分
5499
7#
发表于 2011-5-25 22:19 | 只看该作者
回复 gn165625076 的帖子5 O5 Q4 j8 t" |1 O" |& Y  [

( A; z& n" [: K1 m3 KPlace_Bound_Top" `. P3 d7 e! T; V
: [. z. N( X3 |  U5 t6 {
Used to ensure you don’t place components on top of each without getting a DRC.  This boundary8 e( ?3 w3 R' W6 i, ^% k
normally defines the component area which may or may not include pins of surface mount devices.
5 }2 v8 W" l4 Z3 W$ p- DThis boundary can also be assigned a component high to be verified at the board level and checked
) o  B( X) K2 \/ ]3 |" @5 V7 S0 dto the Package_Keepout_Top boundaries or any other special component clearances.  If this boundary
3 }* A1 C. \* K  Ndoes not exist than it will be automatically created based on the Assembly_Top outline and the outer% E7 m% y6 T% _$ A; Z* w6 e
extents of the component pins. This boundary can only be defined at the symbol level (.dra).
& d, u5 ~( h1 W# Q; p0 p
8 ]" c# j; [( p( n  l% O5 T

7 k! v. |0 d4 {0 B
. l2 r* r; n$ l5 X+ x
Place_Bound_Top用于确保你不会在其他器件的顶部放置器件,否则报DRC。这个功能定义了器件所占区域,包括表贴器件的pins(有些不包括)。这个功能也能用来定义板级检验时的器件高度,和检查Package_Keepout_Top或其他特殊器件间距。如果这个功能不存在,它将依照Assembly_Top的边框和器件pins的向外扩展,自动创建。这个功能只能在symbol级定义(.dra)。
- F$ n" [+ k, i- c- g+ z& H5 \! }5 w1 u( g- u2 t* s
8 T! t2 l$ d( h- h# n/ e$ f; n$ y
Dfa_Bound_Top  w, T, u: x, u' \4 R

0 t- N5 p; X. B6 ]! @) O7 D
Used by the Real Time Design for Assembly (DFA) Analysis to check clearances between components
: u3 s+ {( s1 c+ w' Y- Ndriven by a Spreadsheet based matrix of components.  This boundary normally or can be different then
! Z! D/ \( ^3 `3 J* e. c. Bthe traditional Place_Bound_Top boundary and it may include pins of surface mount devices.- F( b6 R- r9 ~, f
If this boundary does not exist than the DFA checks default to using the Place_Bound_Top boundary.  
6 K6 h) T# I! n$ l0 M0 ]$ ]4 c' h( o8 ~
This boundary can only be defined at the symbol level (.dra).
1 {) L+ a9 U8 M$ G
; `/ Y# G9 m) M0 v1 w& Y/ C9 _
+ l4 b7 p+ e1 N* n: w

4 A1 L2 a6 k* x  E3 d% C0 d
Dfa_Bound_Top
" r' m$ X. W) u在实时设计中,器件阵列的数据表驱动下,用它在装配(DFA)分析中检查器件间距。该功能(指定所占区域)可以相同,或不同于传统的Place_Bound_Top功能,即可能包含表贴器件的pins。如果这个功能不存在,则DFA检查就默认的使用Place_Bound_Top功能(来代替)。这个功能只能在symbol级定义(.dra)。
' M: w: g8 s0 ]5 i; t% B( m
$ s+ x( \' v- j( [2 O
7 M1 u( ~4 X5 k' y4 \

! Y1 V7 G8 Y' `% ]& U

, D& t2 _2 A; k2 q' ?Package_Keepout_Top) x2 Z: L3 D+ O- I( e6 P" r3 n
" L! R+ P- h( E
Used to ensure you don’t violate placement keepout areas or high restricted area in a design.
$ ?; t% W/ J, w  _2 b; H. @. G, H3 h. ?& w8 a0 m
This boundary can only be defined at the board level (.brd) and cannot be added to the6 e( S  I8 \' M5 ?4 M
symbol level (.dra) unless it is part of a Mechanical Symbol (.bsm)
1 q2 K9 u8 t! Q" P* Z' I8 m( c3 m+ l0 f: @
, P: M3 }2 Z0 u" B# _+ ~7 G
Package_Keepout_Top. t! ^/ d' |% }+ h' l. `1 H
用于确保在设计中,你不会在keepout区或高度受限区,非法放置器件。这个功能只能在board级(.brd)定义,不能添加到symbol级(.dra),除非他是机械symbol(.bsm)的一部分。2 y+ [, W) f3 C' G

3

主题

768

帖子

4378

积分

EDA365版主(50)

Rank: 5

积分
4378
6#
发表于 2011-5-25 21:46 | 只看该作者
请教一下,在导出emn和emp文件时,proe读取元器件的长宽高信息是从palce bound top/bottom层吗?
8 C/ ?- y- N8 _1 \
0 w8 w! E% \4 J" C5 ]2 O  H是的……
Q:23275798
Concept+Allegro         8年
Protel99se                   9年
Capture+Allegro          3年
Pads                            1年

5

主题

330

帖子

899

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
899
5#
发表于 2011-5-25 18:50 | 只看该作者
有关DFA_BOUND_TOP的信息:http://www.cadence.com/Community/forums/p/10684/11609.aspx,英文不大好,等待大侠翻译一下,呵呵

9

主题

245

帖子

1335

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1335
4#
发表于 2011-5-25 18:21 | 只看该作者
我也想知道

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
3#
 楼主| 发表于 2011-5-25 17:19 | 只看该作者
没人知道吗?

26

主题

719

帖子

-1万

积分

未知游客(0)

积分
-11783
2#
 楼主| 发表于 2011-5-25 16:18 | 只看该作者
急等回答,谢谢了!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-16 21:51 , Processed in 0.063723 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表