XILINX FPGA IBIS 模型问题

purplesail

最近在做有关FPGA的仿真，在ISE中约束管脚和电平后，生成IBIS模型，可是仿真时出问题，拓扑结构能够提取出来，但是仿真时提示"cycle.msm does not exist"tlsim里面内容如下：
' m) e& X- A0 q+ a**** Tlsim command line ****
tlsim -e 2.000000e+001 -r 0.200000 -o waveforms.sim -dl delay.dl -dst distortion.dst -log tlsim.log -ocycle cycle.msm main.spc
( K. P: F1 ^$ x0 _
*********************************************************
   Failed To Compile SubCircuit xUHF==RECEIVER_icn_ckt 1 UHF==RECEIVER_icn_ckt
1 k* J3 K3 D/ \: q0 C2 _, `

, M, k2 _& B$ p" H+ ^7 ]*********************************************************
# k) H; A, ?# @* n9 m, k6 o9 X
*********************************************************
  ABORT:The Circuit is Empty  
' ?; x: `6 F. T3 c+ M( E

  G7 r2 }$ F; E% }. N

在audit所仿真的网络时，有错误：
ERROR >>  Pin(s) with conflict between PINUSE property
          and signal_model parameter in IbisDevice pin map :
          Pin      Component       Pin Use       Signal Model       Design
8 e7 G+ M) m  ?1 ^1 T: f          ---      ---------       -------       ------------       ------
          B4          U11            NC          SPARTAN6_PINASSIGN_LVDS_33_TB_25 UHF==RECEIVER

& B/ s) ]6 F% |) q: T2 O. @
请各位大侠帮忙！！！多谢！！！

watermelon

楼主，想请教你xilinx用ISE如何生成仿真模型，一直不会，希望可以知道一下有案例更好，谢谢

宝爱颖

求大神告诉在ISE中怎么生成FPGA的ibis模型
8 a' q  A3 B& u/ {$ a3 [- C) W

caoweifeng

在仿真里面找到管脚，重新添加管脚的模型

chuchengyong

BIS模型可视编辑，检查，验证工具

mostafanfs

I need spartan6.ibs
( X- B# k3 c2 O: ?. [please somebody attach

1019317197

弱弱的问一句，请问cadence可以生产IBIS模型吗，然后将IBIS模型导入ISE中仿真，可以吗？

xulong431

问题已经解决，原来是我仿真使用的brd文件名中有空格

xulong431

楼主你的问题解决了吗？

lianghaouestc

你好  请加我   我也做xilinx FPGA仿真 也是用cadence仿真的  379805328

purplesail

IBIS模型使用ISE生成，厂商给的模型不能直接使用，因为FPGA的IO的使用是依据客户的，所以要自己生成。

icy88

XILINX FPGA IBIS 模型是你自己做的还是厂家给的？方便把模型发过来看下。

purplesail

还没有，我觉得是FPGA的管脚和模型的管脚没有对应起来的问题，但是我不知道哪里出了问题。

xulong431

我这样做纯粹是为了问题定位，你找到这方面问题的解决方法了嘛？

purplesail

回复 xulong431 的帖子
- R! _& _! u/ _2 D* ^. Y: F- }% T
没有模型，那仿真的是什么啊？这样仿真准确么？