Xnet等长设置问题

alewe

软件用的是16.3022，

CPU（U10）和DDR（U29）之间用22OHM的排阻RN连接

) D. G, d/ L! K# l' l6 y6 x设置了XNET和MIN/MAX规则之后出现了如下问题
正常的XNET下只一个个PIN PAIR, 即CPU到DDR,  DRC也只计算CPU到DDR的走线总长。
但部分XNET下出现了两个PPR,一个是CPU到RN，一个是CPU到DDR，DRC只计算CPU到RN的长度，所以就一直有DRC错误
6 W9 L# B% t! }8 V, {# W
* Y+ }: p; [! i. p$ W7 j. _( j1 g所有RN的MODEL设计都是一样，删除了MODEL重设，删除了CPU到RN的PPR又出现， 找不到问题。哪位高手来解惑。。。。。感激。。。。
: }' J8 P6 o& A' q; }3 e( S& |: Q( t
7 e9 d1 b( l9 V5 ?2 @5 d; [/ g

0 P! W+ S/ D; ^

wzh314

支持

dw4736

回复 alewe 的帖子
  v  |" q! k+ V5 G* D
0 `4 ?# X7 X* \5 P- C, k: X4 c我也是用16.3的，CM中网络没有你说的PPR，这个要怎么调出来？

紫菁

alewe

回复 alewe 的帖子

4 X5 b8 f8 o3 e5 p% F! t. C/ D) v加个图片

alewe

回复 紫菁 的帖子
8 y6 u; n# i6 A' \% u% h
! j* P4 Z  @8 x# [  A# n& L发现问题了
3 b, @/ M' x- G; _( P$ _
在原理图里面查看PIN的属性，原来将DATA脚定义成POWER类型了，而ADD脚设的是PASSIVE就没有问题。
(定义成POWER就要设置电压,不然就出现拓扑上的问题)

多谢紫菁提醒查看拓扑...

紫菁

这个是因为你电源没有给附上电压值吧

alewe

回复 紫菁 的帖子

7 _" [. o2 U& c试了你的方法，这个方法用来设置等长很好用，谢谢。

% q( }6 ^, m0 O3 F右键点正常的XNET出现的拓扑如下


  d4 i1 ], ~! }4 m! X$ f* l
, q* \; M/ w2 i但右键点有问题的XNET时出现如下提示，
0 A; a. {0 H# H1 @Dc pin @@RN3.5 has no voltage info; the pin will be open circuited.

+ `. {) ?) v# k. j0 K( e& R0 b. ^拓扑也在在RN处断开了，看来问题就在这里，再研究研究。。。发现问题再汇报上来
4 h& f. t4 G0 V1 \9 b( U# X- R
) }. D6 W0 X: V  a/ L, W

紫菁

然后相同拓扑结构的都可以用这个模型

紫菁

16.3不是很了解  不过应该都差不多
% R6 x( t, q7 B8 L, I& ]3 r, c 你试一试吧
$ G2 _& J0 Z' H3 o* l( U
就是在规则里面net  ---routing---relative propagation
& {- J8 R- w/ A# K' h9 F选一个网络然后右键选择最后一个sigxplorer。。。
8 J& J0 C; R% E8 [, }* G然后选set--constraints   弹出set topology constraints对话框   
选rel prop delay选项卡
然后按照你的规则设置（名字  从u*到u*  globe  length 0mil length 1000mil）然后选add
/ _1 b( p" H$ |3 P7 S( t5 I1 Z最后选update constraints   就是问号线面那个图标  或者在file中

alewe

紫菁 发表于 2011-3-3 13:43
. X7 Y6 `2 i: ?! k2 n- H! L那用拓扑结构的直接设置呢？

拓扑结构？怎么设置？
7 g0 F, F* R4 Q: k
/ b" X: K0 A6 C8 f

紫菁

那用拓扑结构的直接设置呢？

alewe

所有RN的MODEL设置都是一样，删除了MODEL重设还是一样

紫菁

你是不是没有给电阻定义模型啊？

alewe

不好意思发了两个图片