找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 650|回复: 3
打印 上一主题 下一主题

请教一个跟fpga有关的原理图问题

[复制链接]

18

主题

393

帖子

3409

积分

五级会员(50)

Rank: 5

积分
3409
跳转到指定楼层
1#
发表于 2011-2-16 12:29 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
在mentor公司的DXD中有一个IOdesigner,基本的功能就是跟fpga设计集成,当在FPGA设计中改变io管脚分配时,可以自动把原来的原理图管脚连接同样的更改,不知道SPB有这个模块没有?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

17

主题

318

帖子

5200

积分

五级会员(50)

Rank: 5

积分
5200
4#
发表于 2011-2-17 09:10 | 只看该作者
你说的是为了走线方便呼唤管脚吧,在CIS和ALLEGRO之间是可以做到的,不过需要你现在CIS封装库中修改好属性,然后在ALLEGRO中SWAP PIN,最后回导进CIS中即可

34

主题

557

帖子

4110

积分

五级会员(50)

Rank: 5

积分
4110
3#
发表于 2011-2-17 08:23 | 只看该作者
IOdesigner一直没用会,不知道怎么用,很想试试

3

主题

305

帖子

1134

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1134
2#
发表于 2011-2-16 22:08 | 只看该作者
同样关注,貌似有这样的模块,期待用过的来解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-17 00:54 , Processed in 0.061347 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表