ZBT SRAM布线问题

jingpei520_2

最近要做一块ZBT SRAM的板子。
- j5 V# {* X. f4 D  y7 A时钟频率能达到250MHz，LVCMOS电平标准，2~4个芯片需要公用地址线和控制线。
网上没有找到关于PCB布线的资料，不知道信号等长、端接以及驱动多个芯片应该怎样设计。
请问哪位牛人做过或者能给点建议？
0 ?* Y- {9 X! x6 R4 z$ y7 h& @7 v+ |