请了解的通知推荐一款时钟延迟芯片，谢谢。

fanxingfast

可以称作时钟延迟芯片吧，作用是恢复时钟的相位，使时钟输出与输入的相位相同，以保证同步。
有这样的芯片吗？若有，您给我推荐一款吧。
: U1 O' M7 o# E/ s谢谢。
* U0 M+ ]. o9 S; Y% h# ^* s

fanxingfast

楼上说的很对。
0 r% i+ w2 i4 V0 r) O的确不是0延迟的概念，如果是0延迟的话，时钟的相位如果恢复。
我正是想通过延迟时钟，来恢复出相位。
我已初步确定使用安森美的芯片，可没有找到恰当的，您了解的话能给我推荐一款这样的芯片吗？

liqiangln

这个不能叫做0延迟的概念，是PLL锁相的概念。

# j+ f  }2 {6 o2 A如果不想用商业芯片，可以用比较器+D触发器来设计，你去看看数字电路中PLL是如何设计的就知道。
5 ?( A' j, x& j' e8 m" q3 R
+ o- `/ J  A  a" _; k# w如果是做产品，这个锁相的精度，锁定的时间，环路的稳定度，保持的精度都是你要考虑的。

jingpei520_2

我想了想，零延迟缓冲器应该是能满足你的要求的，这类芯片有很多带有时钟选择功能的。

fanxingfast

谢谢。

IO357

用硬线直接连的开关芯片而不是经过电路的就不会产生相位的改变，例如 ti ，安森半导体就有很多；
+ E' s" b7 v5 I+ FFPGA芯片内部有DCM电路可以调整时钟相位

fanxingfast

谢谢。
& F) T" o# Q& N* j+ q( A; b不是零延时，零延时的话，无法通过延时恢复相位。我的时钟拓扑结构是这样的，
外部单端时钟输入与板载晶振时钟，经过芯片做二选一处理，然后输出，这个输出也是单端时钟（相位发生了改变），我想通过一个延时芯片，来恢复时钟相位，作为下一级电路的输入时钟，这样就可以保证两级时钟输入同步。

如果是零延迟缓冲器，无法恢复相位，还是不能保持同步。对吧？

jingpei520_2

你说的是零延迟时钟缓冲器吧？这类芯片TI，安森美，IDT比较多吧。

fanxingfast

不好意思，打错字了“同志”