终端开路的传输线的反射

legendarrow · 发表于 2010-7-2 17:00

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

终端开路的传输线的反射系数为1，即所有的电压都会原封不动的反射回远端
书上还特别举了个例子，一个方波信号过来，最后测得的终端开路电压为6V
我用电源调了一个3V的电压，用电压表测咋还是3V呢

mishuangxi · 发表于 2013-2-3 13:54

学习一下，不错的

zhejiang · 发表于 2013-2-3 12:54

不错. 学习....

jhdxpp · 发表于 2012-12-20 16:44

xuexi le !

legendarrow · 发表于 2012-12-18 23:01

boy364100 发表于 2011-1-10 11:06
6 N' J& t) b! R" d! F8 v9 z4 g太经典了

这个确实贻笑大方了，哈哈哈

linphone · 发表于 2011-1-19 23:44

反射和输出电流有啥关系？
只要有输入，只要有阻抗不连续点，反射就会存在。
6V的情况是瞬态（时间是两倍源端到终端的传输时间），很快达到3V的稳态值，电压表是不可能测到的

avrilelf · 发表于 2011-1-19 15:08

其实楼主的问题可以很简单的回答：

因为反射只在信号有变化的时候产生！

楼主是用的电源，是一个恒定的电压输出。
反射只会出现在电压信号第一次到达不匹配的地方的时候，只有一个瞬间，之后开路的负载端不会再有反射。
假设说一直有反射，就是说负载端开路了，电源还一直有输出电流？不可能！

boy364100 · 发表于 2011-1-10 11:06

太经典了

legendarrow · 发表于 2010-9-15 23:52

个人理解，肯定开路是全部反射回去，如果用TDR测瞬态电压，可以用下面的方法达到无论是暂态还是稳态都可以测到3V，电压源输出3V，电压源用一个50ohm的电阻，传输线上的电压为1.5V，开路全部反射回去以后不再反射回远端，远端保持1.5+1.5=3V，如果接上负载不是开路了呢，那岂不是无论怎样都是1.5V了，对哦，如果传输线无论怎样都是匹配的，电源内阻岂不是会分掉电压源的电压。如果传输线是开路，那么无论怎么反射最后肯定是3V，因为最后所有的电压都是要加在开路上的，但是如果接上负载，如何保证给负载供电是3V呢

honejing · 发表于 2010-9-15 18:56

终端开路的传输线的反射系数为1，即所有的电压都会原封不动的反射回远端* @* S% K- g1 z0 ^4 e3 M) U
书上还特别举了个例子，一个方波信 ...
9 K+ I! r: S1 |( Dlegendarrow 发表于 2010-7-2 17:00

用電表量若不是 3v，那才離奇，電表量的是 DC 值，無法量出傳輸線的瞬間反應，
要是可以，就沒有人會買 TDR 了。

oulen · 发表于 2010-9-15 14:17

边顶边学

于争 · 发表于 2010-7-9 21:48

本帖最后由于争于 2010-7-9 21:50 编辑

回复 1# legendarrow

自己跑一下看看
*file source_under_termination.sp
*****************************************************
.option post

v1 1 gnd pulse( vlow vhigh td tr tf pw per)
r1 1 nearend 10
Tline nearend gnd farend gnd Z0=50 TD=1ns

.param vlow=0v vhigh=1v td=0ns tr=0ns tf=0ns pw=49ns per=50ns
.tran 100ps 40ns
.end

ljdx · 发表于 2010-7-9 11:00

晕，第二张图片出错，正确的是这个

ljdx · 发表于 2010-7-9 10:49

本帖最后由 ljdx 于 2010-7-9 10:59 编辑

在于博士网站上看的计算
信号完整性：信号振铃是怎么产生的
时间:2009-04-21 17:22来源:未知作者:于博士点击:5499次
信号的反射可能会引起振铃现象，一个典型的信号振铃如图1所示。

那么信号振铃是怎么产生的呢？
   前面讲过，如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。
   信号振铃的过程可以用反弹图来直观的解释。假设驱动端的输出阻抗是10欧姆，PCB走线的特性阻抗为50欧姆（可以通过改变PCB走线宽度，PCB走线和内层参考平面间介质厚度来调整），为了分析方便，假设远端开路，即远端阻抗无穷大。驱动端传输3.3V电压信号。我们跟着信号在这条传输线中跑一次，看看到底发生了什么？为分析方便，忽略传输线寄生电容和寄生电感的影响，只考虑阻性负载。图2为反射示意图。
   第1次反射：信号从芯片内部发出，经过10欧姆输出阻抗和50欧姆PCB特性阻抗的分压，实际加到PCB走线上的信号为A点电压3.3*50/(10+50)=2.75V。传输到远端B点，由于B点开路，阻抗无穷大，反射系数为1，即信号全部反射，反射信号也是2.75V。此时B点测量电压是2.75+2.75=5.5V。
   第2次反射：2.75V反射电压回到A点，阻抗由50欧姆变为10欧姆，发生负反射，A点反射电压为-1.83V，该电压到达B点，再次发生反射，反射电压-1.83V。此时B点测量电压为5.5-1.83-1.83=1.84V。
   第3次反射：从B点反射回的-1.83V电压到达A点，再次发生负反射，反射电压为1.22V。该电压到达B点再次发生正反射，反射电压1.22V。此时B点测量电压为1.84+1.22+1.22=4.28V。
   第4次反射：。。。。。。。。。第5次反射：。。。。。。。。。
   如此循环，反射电压在A点和B点之间来回反弹，而引起B点电压不稳定。观察B点电压：5.5V->1.84V->4.28V->……，可见B点电压会有上下波动，这就是信号振铃。

信号振铃根本原因是负反射引起的，其罪魁祸首仍然是阻抗变化，又是阻抗！在研究信号完整性问题时，一定时时注意阻抗问题。负载端信号振铃会严重干扰信号的接受，产生逻辑错误，必须减小或消除，因此对于长的传输线必须进行阻抗匹配端接。

shark4685 · 发表于 2010-7-3 12:36

本帖最后由 shark4685 于 2010-7-3 12:38 编辑

负载为1e8 ohm (近似无穷大）时的反射情况。

		自动登录	找回密码
密码			注册

终端开路的传输线的反射

EDA365欢迎您！

推荐内容 /1