信号参考平面

legendarrow

根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT
/ z1 \7 `; E- M7 i( t9 B
$ g1 U% u* w, i/ w& J. c8 A一条线夹在VCC与GND之间，与VCC的距离大于3倍或以上到GND的距离，基本上信号线不用考虑跨VCC moat的问题，但是此时信号线是microstrip还是striplne呢，是应该按照带状线的公式计算还是用微带线的公式计算阻抗

csj168

嗯嗯？？？？？

legendarrow

回复  legendarrow
% {7 y0 L3 S4 n* ^' A: B5 o
$ b9 x! p6 `& \
    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？
$ b; ?: L' U7 J" _( u, Y5 r- ]cwfang 发表于 2010-6-9 14:20

/ g2 t: R( f4 Y: n0 p* v
    对的

cwfang

回复 11# legendarrow


    表层与第二层的电解质是pp？别的根据你的阻抗控制决定？

legendarrow

今天仔细查下，原来板厂一般在做表层的时候直接用copper+pp，呵呵，俺搞错了

cwfang

回复 8# legendarrow
5 Q* x6 N6 a7 s9 G' L$ u5 }8 y1 m1 q
! q6 v2 i* Q- ^, s* y1 S/ F
; }1 I& o( D& X. |  o    哦，但我看到有的叠层层与层之间都是core，没有pp；而有点都是pp，没有core，这又是怎么回事呢？

chenxztiger

core是现成的双面板，pp是在压合时放在2个双面板之间的材料。

legendarrow

core是基本单元的介质，pp是连接基本单元的介质
- s3 n# y7 d& M& \7 e6 U- I' A至少altium designer的软件是这样规定的
但是看见以前SI写的stackup却是相反的，寒一个

cwfang

回复 1# legendarrow

1 x, ]  p/ D# b& a* v$ l: P
9 L% D8 w+ ]2 [& _4 r9 U0 f0 B    制作板子的时候，金属层与金属层之间，有的说是core，有的说的pp。还有的是电解质，到底怎么分配呢？

cwfang

回复 3# shark4685

5 ^8 w4 _) r3 J  \
2 F0 T. ^8 D% Q6 ~5 N. \    我怎么没接触过core和pp。只知道电解质还有金属

于争

“根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT”
这条经验是谁给的？有数据支撑么？多大的影响是可以忽略的？
# o6 E  T" w' w跨MOAT的影响是不是可以忽略，要看什么信号，不同信号的要求不一样，同样的信号在不同的工程中可能要求又不一样，这样一概而论不可取，要有数据支撑。
最好看看S参数，影响多大就出来了，这样才能决定在你的板子上影响是不是可以忽略。

legendarrow

也比较赞同，影响是随着距离的增大而慢慢减小的
只要距离存在，影响也肯定会存在的，只是在跨moat的具体应用中几乎可以忽略不计

shark4685

还是striplane
! W( S$ n9 L5 Q5 G2 H其实3倍还是有影响，信号越高速影响越大，
% j: }, E/ O& o; [2 s2 W- Z只是距离大影响变小，而且single不建议用此规则 ...
' n: d0 P/ Y# {: z( w0 ^4 ]loveb771 发表于 2010-6-3 10:54

: g% D/ z1 v1 j% _; T1 |1 R/ I* |, r
1 v0 j' p0 n/ G4 Z) f  是这样的。赞同你的观点！！

loveb771

还是striplane
' X- r2 c, k+ _6 X2 E, D: W" ]" C其实3倍还是有影响，信号越高速影响越大，
只是距离大影响变小，而且single不建议用此规则，