关于规则设定

gddwl

请教各位DX，pads里可以像Allegro那样设定区域规则吗？

jimmy

比allegro麻烦一点，不过你用多了就习惯了，习惯成麻木了。
" b4 c5 D0 I, M" q. p5 F不然你就用回allegro算了

jimmy

走BGA时间距设小一点（前提是要符合板厂的制程），全部的线走出BGA后，再把规则设大一点。

布线完成后，DRC检查时，BGA里面的线就会报错。

) d. ?" F$ w) V- T! A/ H" [4 w( q3 D然后再把规则设回来后，再执行DRC检查，此时应该是没有DRC错误出现的。
6 f' X9 J8 ?, y7 t. W  ~' l3 @# D9 U
$ Y) X" K' P& M4 DOK，放心出光绘，IPC网表进行制板吧

gddwl

这就是PADS的一弱点咯。那走线时不同的区域要有不同的线宽各位是怎样解决的呢？

jimmy

NO