|
|
网上得来，参考一下：
- X: r, C& V& G# K- n hvGroups 是将 1 个或1 个以上的对象设定为同一群组
9 E d5 @. T8 x6 c a0 a# AComps Component，是带有零件序号(RefDes)的 Allegro 零件
9 x' F) n _& X5 j4 {! NSymbols 是指所有板中的 Allegro 零件，不管其是否带有零件序号(RefDes)5 T- V8 S3 H3 K0 P; d5 I& @ G
Functions 是指 Component 中的 Gate，例如：排阻中的一个电阻
) Y9 }8 Z' A" I1 ZNets 是指 1 条讯号线7 a7 `+ z* o! e- f% p1 X0 @) V
Pins 是指零件脚0 ]. j7 V/ U7 W, `* q1 y3 h
Vias 是指贯孔、贯穿孔或称导通孔
" {& H$ ~3 L) [' b5 QClines 是指带有电气特性的走线 ( 其范围是 Pin To Pin、Pin To Via、Via To Via 之间的 1 条走线 )7 k( B# n1 `- q- `, `
Lines 是指没有电气特性的一般线段，例如：板外框、7 R. B4 I" c% o6 U! e0 {2 a1 Z' F
Shapes 是指任意多边形的 Shape、空心的长方形及实心的长方形% S, M7 {/ T/ l( j$ K6 U
Voids 是指任意多边形 Shape 中的挖空部份8 n1 Q. f2 i8 a
Cline Segs Cline Segment 是指 Cline 中 1 条没有转折的线段9 C- _# [" a, \9 j# g+ k0 Q
Other Segs Line Segment 是指 Line 中 1 条没有转折的线段" n! G8 `2 ]- w
Figures 是指图形符号，例如：钻孔符号
; j$ S2 k. [9 x& ?7 Y$ ZDRC Errors 是指出违反设计规范的位置及其相关信息0 @, h! z/ x: F( E" j! z2 V. k
Text 是指文字( C6 `7 v% y" U0 Q0 I
Ratsnests 是指鼠线 ( 即讯号线未完成的联机关系 )0 f, B; R, s& }( N/ D3 W
Rat Ts Ratsnest T-point 是指 T 点，为呈 T 型的Ratsnest，0 k, p6 b( @) `, V5 ^, b
) r) X8 M. W3 I$ C5 ^+ t) j
|
|
/1 
发表于 2008-4-11 11:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
