EDA365电子工程师网
标题:
Rename allegro—>orcad
[打印本页]
作者:
liulinjievvv
时间:
2008-4-6 19:59
标题:
Rename allegro—>orcad
allegro中的元件rename之后,
( n" {! I* |7 d0 F* y
如何将Rename信息反馈到orcad,
' [8 D5 t+ O1 Q) ~
以便原理图与PCB同步?
, R9 `7 L8 r: w$ V
请高手指点,谢谢了!!!
作者:
elmma
时间:
2008-4-7 10:32
我没有做过,但在书上看到.回注就可以了.你不妨试试
7 o7 Z2 t1 K/ z* V ?
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
7 @$ v9 b% G- `" D
2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
R. r. D7 o/ i; l1 x0 H
3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
Z3 l5 G% [$ Z a8 f* T+ r
4.单击"close",关闭对话框.
, Q9 x% x& j* Z+ W7 z, b P1 l
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.
8 Q) V6 R5 t1 N6 C" z7 X. m# F; U- Z
在netlist栏选择"capture"直接转allegro的netlist路径;
) J0 Y9 e4 b* l5 }4 V: R
在"output"栏选择要输出的rename的文件路径.
8 v# ?( M, S' l0 y0 g
bank annotation 两个选项都选上.
+ l# w9 q! K2 ^" s6 R9 `) f
6.单击确定执行back annotate.
作者:
kxx27
时间:
2008-4-7 11:16
提示:
作者被禁止或删除 内容自动屏蔽
作者:
tnttnp
时间:
2008-4-7 14:42
上面的方法我看过,不过没试过。
( R+ v( w2 ^8 ?- C: T
我是这样做的,同时打开orcad和allegro,想改那个命名了,高亮这个器件,然后看orcad里哪个被高亮了,然后在orcad里改,改好更新下网表就好了。个人感觉这样似乎要稍微好点
作者:
liulinjievvv
时间:
2008-4-8 22:42
谢谢高手指点!
作者:
windy.yang
时间:
2009-8-28 16:40
终于找到了,要赶紧试试
作者:
黑月
时间:
2010-12-25 15:43
回复
tnttnp
的帖子
7 Z U* t& q' w( A
# W' m# V8 {) G1 _1 a$ D, [8 _" P
你这种方法也是可行的,不过如何器件都布局连线好了,重新导入下网表,原来的器件就会删除,需要重新布线的!
7 S) f0 o, g1 O2 l6 w9 Q8 P) \ e
不知道我这样理解对吧?
7 u4 u5 _7 G5 R
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2