找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 981|回复: 5
打印 上一主题 下一主题

cadence 16.3的一个发现

[复制链接]

95

主题

348

帖子

-4002

积分

未知游客(0)

积分
-4002
跳转到指定楼层
1#
发表于 2010-3-4 20:43 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
其中一个组件,FPGA System Planner没有破解,提示是没哟license可用……
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

95

主题

348

帖子

-4002

积分

未知游客(0)

积分
-4002
6#
 楼主| 发表于 2010-3-6 13:24 | 只看该作者
楼上大牛,谢谢呀!

67

主题

308

帖子

4704

积分

五级会员(50)

Rank: 5

积分
4704
5#
发表于 2010-3-6 00:12 | 只看该作者
本帖最后由 zlei 于 2010-3-6 00:15 编辑 ; z" N+ q& K0 N( a% d
) E+ d/ G. A. T- b
License提示:
  ?, p1 ~  d6 y+ N. f加入如下lic,然后用pubkey重新生产license即可使用"FPGA System Planner ”! Y9 A# c& i  `

8 {( W+ a; {  h: d1 \( f+ q0 N, GFEATURE OrCAD_FPGA_System_Planner cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
4 g2 L; [1 ]% X- [" q# v- m+ a    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \) G0 X$ ~# o5 J# _+ f/ q; ^  K% Z
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
7 h$ Z/ p# A4 u4 H, \8 h7 r. M    195E C396"# c) l! R! B* t' ^! s  s
2 L! q: ^5 l1 O/ Y2 B4 p0 a% z
FEATURE Allegro_FPGA_System_Planner_L cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
0 q3 G+ H1 m5 @4 m; \4 f$ E    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \& I' v9 G  _$ y8 G* p
    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
4 n7 ]/ J3 u. N% f4 M2 m* b    195E C396"" N: U( l& i0 F- D: \! o7 i- a6 }

0 v% ^* \; O: d7 i+ Z' tFEATURE Allegro_FPGA_System_Planner_XL cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
/ t; t+ O& q" J# r! S  T    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
' [4 W7 H2 B0 R7 G2 K% u) D    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \
% p+ ^6 y5 i- [4 |0 Y: L    195E C396"
. v, U9 A% j) l6 O% h+ g  Q% J
9 l9 O. G, Q5 L$ f# ]FEATURE Allegro_FPGA_System_Plan_GXL cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
4 ?1 r: d* Z3 v& B- g) y2 E, F    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
& E) b7 r3 ~& c- c  b    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \$ W9 S8 |; m" `6 z2 T$ J# L' t
    195E C396"* x( w: V3 S8 n, ^6 e7 X" P# n

7 _  D  i4 r% M- QFEATURE Allegro_FPGA_System_2FPGA cdslmd 16.3 permanent 999 SIGN2="1600 0D4A 58BF 87B1 \
3 g" |6 j9 N; E) H, \- _. A& p% N    080C 1D00 FADE F841 A56C 94B9 A611 F472 EEA5 D6CE FB6E 0832 \
0 h$ O, ~9 W% u7 K5 r1 Y( x    BC31 6DF0 16D9 A1C6 48A2 757D C723 F93C AC03 0800 FB04 D4C3 \- x: O2 z9 b0 w
    195E C396"

7

主题

194

帖子

1562

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1562
4#
发表于 2010-3-6 00:01 | 只看该作者
修改 Device 文件,也可以实现约束 FPGA 的引脚

27

主题

178

帖子

-8313

积分

未知游客(0)

积分
-8313
3#
发表于 2010-3-5 00:16 | 只看该作者
本帖最后由 winricky 于 2010-3-5 00:17 编辑
$ y$ H8 s" r+ E( W/ v* z+ l
- q5 i$ X5 k0 e& L0 H) F4 ?! }" ]做什么用的?! C/ S9 f( q) z
听说mentor有个工具,可以由FPGA工程师根据程序分配需要的管脚/ ?) _# P% ]  S& ?  N. W
然后把这个约束反应到layout工具里

93

主题

582

帖子

3097

积分

五级会员(50)

Rank: 5

积分
3097
2#
发表于 2010-3-4 21:27 | 只看该作者
我用不上这功能,没关系
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-6 08:13 , Processed in 0.059005 second(s), 34 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表