EDA365电子工程师网

标题: [原创]如何在端接匹配的情况下调等长线 [打印本页]
作者: superlish    时间: 2007-10-12 18:32
标题: [原创]如何在端接匹配的情况下调等长线
我这里所说的是传输线上接有匹配电阻，而要求前端和后端加起来总长一样（有一定的误差范围），在ALLEGRO中，这个传输线被分成了前端和后端两段网络，设置参数时很难绕开电阻有效设置输出pin到输入pin的距离。我这里说的是绕开电阻设置等长.....
6 [* s2 K' s' ^# A) z$ g; Q
% o9 k2 m: ]1 l% L. k: S. a# g' n9 u1 L
   这方法是被逼出来的    没有考虑其他影响，只是调线，有什么建议或错误大家一起讨论，共同进步咯 # V9 I8 ~5 Q4 _. \

7 Q3 Y$ E( e% B
' y* B; x/ @% ?; R+ Y( }[ 本帖最后由 superlish 于 2007-12-12 15:34 编辑 ]

如何在端接匹配的情况下调等长线.rar

239.38 KB, 下载次数: 623, 下载积分: 威望 -5

作者: dingtianlidi    时间: 2007-10-12 18:56
顶！！！
. u1 p5 f3 ]& A9 Z+ D' V有创意！！！
作者: changxk0375    时间: 2007-10-13 08:37
提示: 作者被禁止或删除 内容自动屏蔽
作者: mengzhuhao    时间: 2007-10-15 08:43
支持原创 ~！~
作者: DIY    时间: 2007-10-18 09:40
建议取消限制,让我们这些新手看看一些资料
作者: SHADOW    时间: 2007-10-18 09:52
支持原创 ~！~
作者: 思念    时间: 2007-10-19 19:07
为什么我看不到资料呢？是有什么特殊要求啊？可否告知我会努力达到，我好想看看很多好资料啊！！
作者: admin    时间: 2007-10-19 22:27
原帖由 思念 于 2007-10-19 19:07 发表 % O* n. h" L8 _  Z: i3 [
为什么我看不到资料呢？是有什么特殊要求啊？可否告知我会努力达到，我好想看看很多好资料啊！！

$ h2 @& k6 R4 z# N& i/ u0 C. qLZ帖子设置了阅读权限为20，你的在线时间满20小时或者积分达50就可以看到了。
作者: jackhan2006    时间: 2007-10-22 00:40
为了下一本好书,再顶一下,大家也来吧,好书大家看
作者: superlish    时间: 2007-10-29 10:36
只是ALLEGRO的功能没有装全的问题  晕  见笑了 :L :L  删了吧
作者: Allen    时间: 2007-10-29 10:46
提示: 作者被禁止或删除 内容自动屏蔽
作者: appl    时间: 2007-12-12 14:20
我看不见啊 " `& M- k( b, K5 w8 \- O! C
现在正在画6416的板子，64根数据线全串着匹配电阻到SDRAM，需要等长布线，头疼死了，* p; [( ~" ]# e" p2 c6 d- D
急需看看这个，哪位好心人下载了这个，能发到我邮箱吗：blue814101@126.com.
9 {5 _2 d& ~3 r% i( i* q% B非常感谢！！
作者: crree    时间: 2007-12-14 10:15
这个做法有点麻烦哦，直接设置XNET不是就可以了吗？
作者: surz168    时间: 2007-12-18 16:32
学习了
作者: libsuo    时间: 2008-1-17 11:23
学习一下
作者: bushwang    时间: 2008-4-14 00:48
支持原创
作者: mzsuper    时间: 2008-4-14 08:28
我有个更加懒的办法
" B, F8 {  _3 d9 C! P$ ?设置前后的误差为总误差的1/49 m* M+ G' W: J9 e( l  w% a
哈哈！
  b7 a+ M4 Q9 e$ K+ o, x( C" Q' QSDram等长范围好像很大，好久没做了！
/ b7 _9 t4 u  P; v( V# p马上大家将进入GDDR5的时代！
作者: soul24k    时间: 2008-4-14 15:21
我觉得楼主的这一招还是很COOL的
作者: Bery    时间: 2008-6-17 15:54
LZ太有才了。这也能想到。不知道这个方法能不能用PADS中。
作者: michaelw_wang    时间: 2008-6-25 07:17
It's a good way to do it.
2 R- T$ e" Z  A" P/ o/ N% Z) K3 u/ Q) k, y9 D
But if you have expert version, you can set Xnet, much easier for the length match.
作者: liuyu305    时间: 2008-6-25 10:29
看看，参考下，不知道PADS有这样的功能不
作者: kljy911    时间: 2008-6-26 17:25
学习一下
作者: frankyon    时间: 2008-6-28 12:45
标题: 这个方法确实有用呢!
楼主有才 PADS可以用! ( Q+ l' T$ s/ N% Q& A7 o# R( Q
不过对那种有分支的线等长有没有好的办法呢?
作者: jimmy    时间: 2009-2-6 10:52
仔细看了教程，不禁佩服LZ的举一反三做法。3 }; N9 W5 m! l
但是这样做也有不足之处，比如最上方那根线（电阻的左边）明显比下方几根线要长，
0 |% b0 P9 I5 C# h# \( S/ Y5 l无法做到电阻前，电阻后都是等长。" P! k% k) }; _$ F
5 N) a: s5 g8 f" w$ z4 }
本人不太熟allegro.* ]$ t* w8 ?& e- y% J+ N

$ M, N( o& n6 y, M. Z, i在pads中，可以对pin pair(管脚对）进行设置，就是电阻前与电阻后的网络长度都可以设置等长。' m3 F$ x$ u9 o2 V

8 c( q, t: [" r& E这点pads跟allegro差距不大，反而比A强一点。
* Y/ Q2 `3 Z9 X+ X! F1 ]4 {/ M7 f0 T) p) P; a0 ~6 ~0 B
欢迎指正！
作者: routon    时间: 2009-2-10 10:13
曾经在PADS下为这一问题很感头疼。
作者: routon    时间: 2009-2-10 10:16
分叉走线直接设置pin pair等长，有匹配电阻的只好将电阻前的走线等长、电阻后的走线再等长咯。
作者: lzhcqu    时间: 2009-4-28 17:06
好的
& U0 l- L  F) Q& O5 i谢谢
作者: hust_yojin    时间: 2009-4-29 08:48
看了，有点麻烦
作者: cdzxx007    时间: 2009-7-1 20:12
谢谢分享哈，学习了
作者: monze    时间: 2009-10-16 16:30
学习一下
作者: hxc12    时间: 2009-10-23 09:55
楼上的说的是，那必须先分配模型
作者: hyx_2008    时间: 2009-10-27 10:40
研究一下吧，苦恼中呢
作者: szheyong    时间: 2009-10-28 13:28
学习中!谢谢!
作者: winstonguo    时间: 2009-11-12 11:25
谢谢了
作者: csj168    时间: 2011-3-10 22:25
没试过
作者: cccccc32    时间: 2011-3-17 11:05
以上方法挺好的，但其实不用这么麻烦，你把串联电阻设置成model，设置好约束集就OK了。也就是xnet的意思，在布线时会显示长度是否匹配。
作者: cccccc32    时间: 2011-3-17 11:07
一般的我们都不建议去这样改原理图，可能会带来手误。
! M1 e# y9 z4 L. F) f  z在DDR布线时分为三组，时钟、地址、数据分别等长就OK。
作者: wangjunchao401    时间: 2011-4-2 13:07
XNET 很好用的啊 不过楼主的这个创新 不错  值得学习# ?. o0 m  x! C
作者: beihaifuyao    时间: 2011-4-7 23:06
设置 X-net 应该可以吧！
作者: dengchongzi    时间: 2011-5-6 09:29
谢谢共享！
作者: jimmy    时间: 2011-9-1 11:48
直接在原理图上将电阻两端短接起来不就完了



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2