EDA365电子工程师网
标题:
辅铜问题
[打印本页]
作者:
guohui
时间:
2009-10-24 15:58
标题:
辅铜问题
用Cadence15.7辅铜时,出现drc error,shape to pin的安全间距为0.1524mm,但是在辅铜时drc report中的实际距离为0.1523mm,请问这种情况如何解决,是软件存在的bug么?还是规则哪里没设置好。
作者:
guohui
时间:
2009-10-26 11:08
谢谢,但是怎样能避免辅出来的铜不出现这样的错误,这个我觉得还是软件的问题。
2#
luolicheng001
作者:
lara_bxc
时间:
2009-10-26 11:42
update铜试试
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2