EDA365电子工程师网

标题: allegro16.2调网表问题解决办法 [打印本页]

---

作者: mingzhesong    时间: 2009-10-15 10:29
标题: allegro16.2调网表问题解决办法
大家好，请问在调用网表的时候，可以生成pakage
( o2 b  {6 e" n% J$ f7 Z' J但是用brd调用网表的时候出现下面错误
RIPUP_ETCH FALSE;
+ L5 t' V% u. p$ n4 zRIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE
3 `1 N% R% W, I8 K" I* a9 L请问谁有解决办法啊

---

作者: mingzhesong    时间: 2009-10-15 14:43
自己顶下，这是最近发现的问题，高手请帮忙了

---

作者: chenqikui    时间: 2009-10-19 10:41
正在学习中

---

欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)

Powered by Discuz! X3.2