请问如何给FPGA器件的具体引脚附加模型？

icedsunx

小弟初学Allegro SI。现想仿真XILINX V5的GTP特性。请问如何给器件的某一确定引脚附加 电平模型？
  x4 S* A3 j) }+ ~  `/ Q- Z5 f主要是有一点想不明白：器件上的引脚编号为A1,A2,A3……AW1,AW2……AW34；但xilinx提供的IBIS模型中的定义为：
) P& b$ Q" d7 F1 O" f|************************************************************************
/ J, C2 `7 S5 i" u. A3 `|                           Component VIRTEX-5
3 R5 G) T, ^! y: \& ?|************************************************************************
$ @$ U# m* O. j1 Q) _. g. \|
3 Q: b4 t& ~9 r: L, R, J) i) `[Component]      VIRTEX-5
[Manufacturer]   Xilinx Inc.
[Package]
$ }+ ^2 [# Y" b/ c|FF1136
|variable        typ               min                  max
% }/ R% F( s6 V( K5 n0 ~3 x$ B4 H: ]7 VR_pkg           331.37m             22.22m            1036.83m
L_pkg             3.70nH             0.52nH             10.16nH
) m9 P7 R+ {/ J6 }/ _2 }1 c' xC_pkg             2.22pF             0.91pF              5.00pF

[Pin]  signal_name          model_name           R_pin     L_pin     C_pin
; A% }' T) \. b3 k8 }* q. y. x; tPGND   GND                  GND
VCCO   VCCO                 POWER
|  model selector
1       GTL             GTL
' I2 r/ \! S: Q& X0 \2       GTLP            GTLP
3       HSTL_I_12       HSTL_I_12
4       HSTL_I          HSTL_I
2 w8 {* L$ O, o, O1 o$ Z4 I6 ?5       HSTL_I_18       HSTL_I_18
6       HSTL_II         HSTL_II
( @& x; E6 A( B- i7       HSTL_II_18      HSTL_II_18
" \! L* s% k3 p2 [) L' o) c8       HSTL_III        HSTL_III
* E2 g: [( X' B% j5 J5 c; c9       HSTL_III_18     HSTL_III_18
10      HSTL_IV         HSTL_IV
4 s0 {% D0 s9 h3 H! W2 i11      HSTL_IV_18      HSTL_IV_18
( D6 C( g- x( Y12      SSTL18_I        SSTL18_I
! k& c3 H7 T) C6 I4 I5 u13      SSTL2_I         SSTL2_I
3 G8 n; @( S6 m3 N2 f, s: L* k14      SSTL18_II       SSTL18_II
15      SSTL2_II        SSTL2_II
|
|  Differential HSTL
|
4 `# N/ e/ ~; E" r  d16P   DIFF_HSTL_I_P           HSTL_I
$ x% ^8 }7 T' y  G7 I5 H" g! q16N   DIFF_HSTL_I_N           HSTL_I
…………
…………
; i% j6 e- ^# z  P9 v[Diff Pin]   inv_pin    vdiff   tdelay_typ   tdelay_min   tdelay_max
/ b6 ~) n' O; T0 K  I: J( h) f|
( z1 s2 l7 I: g! J+ q# Z16P           16N         200mV       0            0            0
17P           17N         200mV       0            0            0
5 I+ H1 S) B" h3 I' g+ C2 S! A18P           18N         200mV       0            0            0
* R! C' i6 o) Z19P           19N         200mV       0            0            0
|
9 B' e4 h7 |7 a! p1 Z+ a20P           20N         250mV       0            0            0
21P           21N         250mV       0            0            0
" [5 R- r3 @$ A0 B7 ?22P           22N         310mV       0            0            0
$ o: Q' R* t! E6 _# t23P           23N         310mV       0            0            0
|
132P          132N        200mV       0            0            0
/ r, r" ?8 C2 Y- o, r7 g133P          133N        200mV       0            0            0
134P          134N        200mV       0            0            0
135P          135N        200mV       0            0            0
, }+ D& e& t4 h" a3 V; n+ c5 H…………

袁荣盛

如果不想修改的话
可以先不分配model
* y4 S! d; P- b* t- o' Y6 G2 |采用默认模型
2 S& X* ]; b# V9 @3 K) X* N2 z1 Z( \然后再SixP里对Model进行修改

forevercgh

pin number要自己修改