EDA365电子工程师网

标题: 会做等长的你可以在闲余时进来试试 [打印本页]
作者: 袁荣盛    时间: 2009-4-18 21:33
标题: 会做等长的你可以在闲余时进来试试
本帖最后由 袁荣盛 于 2009-4-18 21:40 编辑
% b/ g# j9 D% h, U5 ^1 ~9 t; h; d2 z. G+ X( s
要求BUS中的一组net的不同段遵循不同的约束规则
& G5 y4 {7 b& _- W1 L3 @, R并且实际拉线时Allegro会自动遵循你所设定的规则来走线
# i- a- |) A) l9 u: w9 c, F1 Y+ {  J% K

; R8 w2 G3 R6 ]: ~% \: T/ V / t: y8 h* N1 T) g1 @

5 h, O2 J) y2 a' r2 p* T" s+ E  _加油吧各位！！！
作者: lidean    时间: 2009-4-18 21:43
学capture一阵，allegro还正在小小学习。1 O+ {0 X0 d, }+ M4 L
支持下LZ，给你顶下`呵
作者: jasonlu    时间: 2009-4-18 22:44
先点击1,! {/ c9 h( T3 b; A! b3 P
再打开的窗口里面点击2,设定等长对.; |- p7 X' s* L, b
在点击3,在里面设计线长,线宽,线间距.

未命名.JPG (251.91 KB, 下载次数: 3)

未命名.JPG
作者: 袁荣盛    时间: 2009-4-18 23:51
楼上说的太简单了6 t' f' |1 _& ~+ z& E
并没有正确解答
作者: cherry5767    时间: 2009-4-19 09:16
1.线长:cms中有个最大最小线长的设置.应该是在time里: p, f# u" ]; y8 Q
2.线宽和线间距也有设置
9 `$ b9 F! e. Y  w+ |% v由于在外面,没装软件.无法截图.等回家截图在传上来
作者: 252631    时间: 2009-4-19 10:29
是不是要增加T点，然后设置？
作者: vincent_xiao    时间: 2009-4-19 18:08
要画Area区域，根据不同的区域设计相关的走线规则
作者: 袁荣盛    时间: 2009-4-19 19:18
楼上的做法对于简单的拓扑网络& Z4 D& U5 f/ f' @/ R6 e
或者说为了实现一个试题是可以实现的
8 o/ S# @; j0 Z0 b6 @9 W2 \但缺少灵活性，不便于实际操作  H) s: O  m4 T8 V$ H* Y. {
并且会影响其他的走线网络，所以可以说是不可行的
作者: su54    时间: 2009-4-19 20:40
LZ所说的一段一段的长度是指一条net就两个pin时还是有很多pin
作者: 袁荣盛    时间: 2009-4-19 21:43
问题提的挺好) y% X; c5 w7 b5 h* V
点到点的拓扑结构6 S) v) k, b' U/ ^" Q  N
9# su54
作者: 252631    时间: 2009-4-20 10:44
参考附件。o(∩_∩)o...

length_based_rule.pdf

351.01 KB, 阅读权限: 20, 下载次数: 146, 下载积分: 威望 -5

作者: hallen_jumper    时间: 2009-4-20 16:55
按楼上的步骤进行，发现在sigxplorer中copy TL2后，连线无法生成T点，是哪里设置不对会出现，是不是和版本有关
作者: oulen    时间: 2009-4-20 19:01
如果是pin到pin的点，那就直接用Xnet不就行啦，直接设置pinpair吧，楼主
作者: su54    时间: 2009-4-20 20:21
LS的同仁，楼主已经说了是点到点，一条net上就一对pin pair，只要解决了一对pin时的不同长度的设置，其他的就好说了！
作者: cherry5767    时间: 2009-4-20 21:42
由于今天培训，白天没时间将图传上。! A5 q" b: q! b5 y+ u: y) H& p0 G
现补上
6 M1 C: u* H( C# Z  Y1、长度设置9 a) F! \1 o! a. S1 C% D
打开cmgr，找到下图中的选项，1 `* Y, \3 r' k( N$ F
3 f) |+ s/ [, K9 ]* v
然后在右面的列中，标示出来的即为最大和最小走线长度5 G1 |. c! C6 [* `# W, z' H. R
- k8 r1 X, o% J2 a
2、线宽、间距的要求
8 \- v& [3 D- j4 P3 ?  k可以再cns中添加新的走线physical和spacing规则。然后将相应的网络添加到该
6 W, k5 l% L% P规则中去。（千万不能忘了在cns中设置规则的优先级）
作者: shao_zetang    时间: 2009-4-21 15:24
kankan
作者: PP2008    时间: 2009-4-28 20:54
看看附件文件是否有所帮助

length_based_rule.pdf

350.53 KB, 下载次数: 58, 下载积分: 威望 -5

作者: hallen_jumper    时间: 2009-5-6 09:24
我基本按步骤来的,如下
) ^9 z3 g& q( ^7 ~, g6 I1 ( Y, i0 L$ v5 Z4 j0 r$ J% l, f
2 * `  U+ _8 b5 r: a( _
3
& I1 Z9 y6 x6 U4 A1 m4进行Xsigplorer后,copy TL1后如下,没T点
4 u) T: e& z' _) T ) j% L2 F- U7 e$ Q  w) _
5忽略掉T点的不出现继续设置,对于这一步的设置不知道用意何在
9 |! M( }* s% A3 t9 I/ ^  x7 `; N
  ~% N+ w# `! ]' J, m! I# U( R6最后的结果是 ,不知道是哪里有错误了,反正T点就是出不来,我所用的版本是15.5,( Q8 w; i: T. |: A2 h7 z
PCB中的图
& N" e3 i3 f8 r$ V1 M
作者: 31330023    时间: 2009-5-6 11:10
本帖最后由 31330023 于 2009-5-6 11:16 编辑
8 `* Q9 I6 g6 x' a. s6 O- I- H! Z) Z, S# @. Z, Q9 z" v8 p
控制串绕嘛,建BUS提取拓扑就不写了,先给BUS写最小线距10mil,这个容易, 然后进sinXP提取拓扑,在Max Parallel选项下控制,如图设置,设完后updata CM,打开DRC(max parallel选On)" p# L4 i( l( l# _
" E2 {; D) I8 a/ h6 O
---------------------
3 C2 p0 R) S* B$ s2 L+ X没有注意到最后有变线宽的,如果要控制线宽则只有设T点了,如果线宽不变只控制线距则可以不设T点,用上面的方法最简单!



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2