详解DDR4技术参数

admin

点击上方「EDA365」关注更多精彩

! e, O; h8 W# J0 C/ C1背景

/ G: T. H0 Z0 l% P3 H4 w第四代双倍数据率同步动态随机存取存储器
（英文：Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，简称为DDR4 SDRAM），是一种高带宽的电脑存储器规格。它属于SDRAM家族的存储器产品，是自1970年DRAM开始使用以来，现时最新的存储器规格，旨在全面取代旧有的存储器规格.

2处理器的升级



: Z6 t( [' f7 u) ?$ |. ^/ r　　　　　　　　　i7 Haswell-E架构图解
- [) O0 p5 e( o( K$ {  每次内存升级换代时，必须支持的就是处理器。Haswell-E平台的内存同IVB-E/SNB-E一样为四通道设计，DDR4内存频率原生支持2133MHz，这相较IVB-E的DDR3原生1866MHz，起始频率有不小的提升。Haswell-E作为新的旗舰提升最大两点一个是6核升级8核，另一点是对DDR4的支持。上市初期整体成本相当高，并且不会同时支持DDR3和DDR4内存，所以增加了DDR4普及的门槛。
# |; ?; g  v% J3DDR4 的速率

DDR4-1600 MT/s
DDR4-1866 MT/s
DDR4-2133 MT/s
DDR4-2400 MT/s
* U# [% R* T0 R0 V  B  ?DDR4-2666 MT/s
& }; x- M5 |0 O. c8 y% ~% W: c7 z6 FDDR4-3200 MT/s
+ T% i( Q: m2 `9 y科学点以后都用MT/s的单位了。拿常见的DDR4-2133 来说，每根数据信号线，现在每秒传输的数据约为2.133 Gbps，换算成常见的带宽是266MB/s,DQS,CLK的频率就到1.3Ghz

# P# V* Y8 D, [5 F* U- ~4DDR4 封装
. j2 \5 m; W7 [
2 }# N! B# x7 I! c" F' sDDR4在使用了3DS堆叠封装技术后，单条内存的容量最大可以达到目前产品的8倍之多。
7 v7 q2 G5 |# x" o# p5 {: o举例来说，目前常见的大容量内存单条容量为8GB(单颗芯片512MB，共16颗)，而DDR4则完全可以达到64GB，甚至128GB。

               3DS堆叠封装技术
3 v9 @% o. A# f
6 O  o4 `' D4 I  C6 j/ V9 [5DDR4 内存条分类及外形

9 [+ w- x" {9 E& TDDR4 内存条分类及外形
' P' ~# g4 }1 T8 _' s
! A! a" G- i) w( V- B
4 \0 |1 M) E$ ^& m
/ o7 R/ }+ M8 l1 J/ f" oDDR4内存金手指变的弯曲了，并没有沿着直线设计，这究竟是为什么呢？
" J9 [: I8 s+ ]) ^0 a1 l一直一来，平直的内存金手指插入内存插槽后，受到的摩擦力较大，因此内存存在难以拔出和难以插入的情况，为了解决这个问题，DDR4将内存下部设计为中间稍突出、边缘收矮的形状。在中央的高点和两端的低点以平滑曲线过渡。这样的设计既可以保证DDR4内存的金手指和内存插槽触点有足够的接触面，信号传输确保信号稳定的同时，让中间凸起的部分和内存插槽产生足够的摩擦力稳定内存。但本人认为：其实是为了更好的信号完整性。
　　接口位置同时也发生了改变，金手指中间的“缺口”位置相比DDR3更为靠近中央。在金手指触点数量方面，普通DDR4内存有284个，而DDR3则是240个，每一个触点的间距从1mm缩减到0.85mm。
7 ^. {8 _: M7 o; t( C+ ~% O: U  Y

" e- U- j4 |, u9 K' e
6 m1 V8 C8 }& }
                        流线型金手指
5 V: Q( l3 ]8 D* i# P
7 q  G* T( r3 B, q" y
) Z( m2 A7 @' t0 c" |# }. ~

6关于DDR4的电压

DDR4 不仅采用3DS的封装形式，而且都是采用的20nm以下的工艺来制造的。电压从DDR3的1.5V降低至DDR4的1.2V,动态范围是1.05--1.2V.移动版本的SO-DIMM DDR4的电压还会更低。
0 l( @+ w5 u* s但是由于DDR4的最大电流值仅和DDR3相当。对于服务器市场，还需要提供Banks切换特性，所以使得服务器用DDR4存储器
; @: G$ E' b- W与桌面版本的DDR4存储器从物理层面上就无法互用。对与服务器供应商来说，有可能是一个巨大的市场哦。
7频率和带宽，Bank Group架构

+ I3 Q& @' ^3 i2 q- Y
/ b! \" ~# s: K0 J. [% q; q  @DDR4最重要的使命当然是提高频率和带宽。DDR4内存的每个针脚都可以提供2Gbps(256MB/s)的带宽，DDR4-3200那就是51.2GB/s，比之DDR3-1866高出了超过70％。在DDR在发展的过程中，一直都以增加数据预取值为主要的性能提升手段。但到了DDR4时代，数据预取的增加变得更为困难，所以推出了Bank Group的设计。Bank Group架构又是怎样的情况？
5 M2 n: t" j3 w5 Y0 ?具体来说就是每个Bank Group可以独立读写数据，这样一来内部的数据吞吐量大幅度提升，可以同时读取大量的数据，内存的等效频率在这种设置下也得到巨大的提升。DDR4架构上采用了8n预取的Bank Group分组，包括使用两个或者四个可选择的Bank Group分组，这将使得DDR4内存的每个Bank Group分组都有独立的激活、读取、写入和刷新操作，从而改进内存的整体效率和带宽。如此一来如果内存内部设计了两个独立的Bank Group，相当于每次操作16bit的数据，变相地将内存预取值提高到了16n，如果是四个独立的Bank Group，则变相的预取值提高到了32n。
如果说Bank Group是DDR 4内存带宽提升的关键技术的话，那么点对点总线则是DDR4整个存储系统的关键性设计，对于DDR3内存来说，目前数据读取访问的机制是双向传输。而在DDR4内存中，访问机制已经改为了点对点技术，这是DDR4整个存储系统的关键性设计。
! ?% L/ C. |( S% v3 }, |5 v' e
- x! N6 O& T# i( Z1 S8 z
在DDR3内存上，内存和内存控制器之间的连接采用是通过多点分支总线来实现。这种总线允许在一个接口上挂接许多同样规格的芯片。我们都知道目前主板上往往为双通道设计四根内存插槽，但每个通道在物理结构上只允许扩展更大容量。这种设计的特点就是当数据传输量一旦超过通道的承载能力，无论你怎么增加内存容量，性能都不见的提升多少。这种设计就好比在一条主管道可以有多个注水管，但受制于主管道的大小，即便你可以增加注水管来提升容量，但总的送水率并没有提升。因此在这种情况下可能2GB增加到4GB你会感觉性能提升明显，但是再继续盲目增加容量并没有什么意义了，所以多点分支总线的好处是扩展内存更容易，但却浪费了内存的位宽。
- z+ ]- x" K$ ]& P) u  ^因此，DDR4抛弃了这样的设计，转而采用点对点总线：内存控制器每通道只能支持唯一的一根内存。相比多点分支总线，点对点相当于一条主管道只对应一个注水管，这样设计的好处可以大大简化内存模块的设计、更容易达到更高的频率。不过，点对点设计的问题也同样明显：一个重要因素是点对点总线每通道只能支持一根内存，因此如果DDR4内存单条容量不足的话，将很难有效提升系统的内存总量。当然，这难不道开发者，3DS封装技术就是扩增DDR4容量的关键技术。