关于PAD的层数

clf1985 · 发表于 2009-2-13 15:06

您需要登录才可以下载或查看，没有帐号？注册

x

是不是画几层的PCB,所要用的元器件的PAD就必需要有相同的叠层设计？

n042208 · 发表于 2009-2-20 12:21

可以直接用assembly代替silkscreen输出使用

clf1985 · 发表于 2009-2-13 18:17

package geometry中的silkscreen

袁荣盛 · 发表于 2009-2-13 17:30

第一个问题请参考
https://www.eda365.com/thread-17044-1-2.html

第二个问题没有提清楚，你只说出了Subclass(子层)而没有指出class
请问是哪个层的assembly和silkscreen

clf1985 · 发表于 2009-2-13 16:22

原来是这样，那这个带有叠层信息的封装能在不同层数的板子上用吗？

另外顺便请教下为什么导出的封装都没有silkscreem 这一层的，只有assembly 这一层。
那最后做的板子不是都没丝印层了？还是有什么其他办法可以生产丝印层？

袁荣盛 · 发表于 2009-2-13 16:06

导出来的当然带有叠层信息

clf1985 · 发表于 2009-2-13 16:04

是从他们的BRD文件中导出的封装文件里看到的、是不是导出后与原来的不一样的？

袁荣盛 · 发表于 2009-2-13 15:59

眼见不一定为实
你是亲自看见他们在pad designer中设置焊盘呢还是在板子上看到的？
要是后者的话就不算了

clf1985 · 发表于 2009-2-13 15:28

谢谢。
但是我看到 ATMEL的一些板子的PAD内层就是按照PCB的叠层设计的，所以很疑惑为什么要这么做。

袁荣盛 · 发表于 2009-2-13 15:26

定义的时候只要定义Internal layer就可以了
pad的层会随着叠层的结构而变化

		自动登录	找回密码
密码			注册

推荐内容 /1