POWERPCB内层分割实例

neo_guan

POWERPCB内层分割实例

chenjf

d，好像你只有一个地，且为inner layer 2，inner layer 3为VCC AND VDD.
E,20H规则，不知道注意没，说起来，我几乎都不用，因为用起来电源层内缩太厉害，我的板子一般要求强度高些，H相对大些，哈哈

chenjf

拜读之后，有几点可以探讨:
. }7 X$ b5 x, b" }6 W5 |( d. ca,一个分割网络区域不能包含或包含于另一个分割网络,如你所说应该是这样的，不过看你的分割有包含或者被包含的部分，这应该是处于不同的层，如果这样可以立即。再有就是，cam plane画铜皮框，是否可以通过设置不同铜皮框的优先级来实现包含或者被包含。
. ]0 Q- e6 z/ x+ i' _; K( }. Rb，结合本人实例，有一次设置了cam plane，如此一来出gerber应该是负片，结果本人以器件形式做的test points全部接地了，哈哈，想来是cam plane惹的祸。我现在都不用cam plane，全部用no plane或者fixed/splited，哈哈哈。其实，感觉这样更简单，用负片gerber数据小的理由简直可以忽略。
C，整个内层如果为同一网络请选择CAM PLANE，只能选择一个网络名。
: b. {1 c% j+ G% Z+ C& O要分成几个网络则选择SPLIT/MIXE…（分割），可选择多个网络名。
关于只有一个net，其实就是fixed/splited的极限情况，only one net；

yujinyao

kankan

huangtrong

不错，挺详细的

xuwenqiang

支持原创 刻苦学习。