|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
verilog编码规范,该文章主要从8个方面,来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是:
* N4 v* V1 L8 ]+ n# }8 X+ I 1,命名规范;
& t: ? T( `7 ?, P 2,文件头规范;
+ C( X, c M0 f 3,注释规范;8 G$ C' s0 \; N7 c! Z, ]/ m0 H1 r
4,编码风格;
" [ l- m0 ~2 s' G* m' J m* t( I! O 5,DFT要求;# d5 Q! z# c0 Y O M7 V: j z9 q$ w
6,仿真要求;1 Z3 \: {4 [9 w
7,STA要求;' Z P+ s: {& I1 d% d
8,综合要求;
. [( R/ C0 o. x 好的编码规范不仅能增加代码的整洁、可读性;更能够减少bug产生的可能性,以及对后期DFT,STA和综合都产生良好的影响。/ J4 m. O# M* f" i/ U
# g; p+ v; C: e n
7 G. ?- D7 |) [' _ |
|