|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
简单列一下SystemVerilog 2012版的新特点- {: e6 }# c5 M
IEEE 1800-2012 additional reserved keywords:$ E" T% ~: p- I, c1 ^
implements (又加入了一个java属性，支持interface class多继承。说SV是Verilog+C++的都是没学过java的，SV分明就是Verilog+Java，参见为Java在SystemVerilog中的原配地位正身)
8 V9 u3 i3 @. pinterconnect (这是一个挺有趣的东西，实用性有待考证)! s6 D9 u4 p5 \- p* ^6 [. ?9 t! j
nettype (相当强悍！)7 ~9 |: e8 h- |" v
soft (终于有soft了啊！！！学过e的同学仰天长叹的有木有); T) i0 b h) C1 }
* n% y7 _% x/ u# \7 M; \
/ Y% q3 j7 m( } m( U
最新的SystemVerilog语法参考手册- y. [& {$ ^6 I# x2 D5 C, A" v
/ Q+ R* t$ O* S1 G. o
|
|
/1 
发表于 2016-5-9 11:52
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
