没有错误，为什么还是不能生成网表？

adrianfeng

我的设计已经没有错误，session log也没有报错，但是就是把生成网表的过程给终止掉了，太诡异了
( I5 v& u, u! H/ v$ M

2 N1 K! u  |  V% p7 b& n5 j+ h% G********************************************************************************
** Netlisting the design
# w* N4 |, @& E9 Y$ n********************************************************************************
Design Name:
E:\cadence\RF7021\rf7021.dsn
! d0 @3 ?$ E9 B2 p% U. m% W8 WNetlist Directory:
& Q) M& M$ L0 ?6 GE:\CADENCE\RF7021
Configuration File:
$ m9 Q+ b+ I+ k/ X' z5 [C:\Cadence\PSD_15.1\tools\capture\allegro.cfg

8 y0 O: V, |! USpawning... "C:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "E:\cadence\RF7021\rf7021.dsn" -n "E:\CADENCE\RF7021" -c "C:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
#1 Aborting Netlisting... Please correct the above errors and retry.
' V. ?) B( v' y8 q  Z3 ?  E" J' J: V
Exiting... "C:\Cadence\PSD_15.1\tools\capture\pstswp.exe" -pst -d "E:\cadence\RF7021\rf7021.dsn" -n "E:\CADENCE\RF7021" -c "C:\Cadence\PSD_15.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
( X' J3 h6 k( P8 A# O4 r
5 C0 M4 i* S3 i5 Y: w( L4 G5 D*** Done ***


没有错误为什么还要终止啊，哪位牛人指点一下，help

dsj20021

元件没加封装，加上封装还不行的话，新建一个DESIGN，将所有图拷贝到新建DESIGN下生成NETLIST

numbdemon

最好提供原理图，不然分析比较困难