一个关于LPDDR3 layout的问题。

zsuhh

在Micron的一篇文档: tn_5202_lpddr3_design_alyout.pdf中提到：A general recommendation is to have the routing pitch be 3X the dielectric height. 这个“dielectric height." 是否到参考面的距离？为什么不是普通的3倍线宽的原则？

thinking123456

谢谢，学习了

姜灏1

michaelw_wang 发表于 2016-2-18 02:09
哈哈, 可能现在还没有汉化版.

& c7 J( y- a6 H# M! X至于串扰,  大神 frankie.wang 的这个贴子很全面 :

谢谢，学习了
& H4 ~+ {* @( C" n" u& R

jjmhere

zsuhh 发表于 2016-2-14 09:02
$ g. [4 l1 Z* x* P" h+ c非常感谢！再问一下，为什么人们常提的3X，是3倍线宽的距离，而不是布线层到参考层的距离？两者之间有啥 ...

你说的那3X应该是3W原则，这个文档中提到的是3H原则
& G2 |4 r, [; C1 Q2 y0 Z

michaelw_wang

姜灏1 发表于 2016-2-17 08:49
有没有这个工具的一个使用说明？全英文的看不大懂

" e0 @1 {# [/ N, y8 ^& H9 c( a" U+ @哈哈, 可能现在还没有汉化版.
# Q  U( K7 Q8 d3 l) |7 `7 n
至于串扰,  大神 frankie.wang 的这个贴子很全面 :
https://www.eda365.com/thread-117414-1-1.html
% ^  u9 O0 _8 C7 a; u9 z

姜灏1

michaelw_wang 发表于 2016-2-14 14:55
请找一本信号完整性的书查查。呵呵。
5 D" w( a) u% ^+ v; y
我刚发了一个PCB计算工具， 你试试CROSSTALK就知。GOOD LUCK

有没有这个工具的一个使用说明？全英文的看不大懂

65770096

3w
! C, z% }8 R6 K7 c! P3h

michaelw_wang

请找一本信号完整性的书查查。呵呵。

0 @8 L. A- G& G- z我刚发了一个PCB计算工具， 你试试CROSSTALK就知。GOOD LUCK

; T% L$ m2 g* O. l6 Ghttps://www.eda365.com/thread-117496-1-1.html

zsuhh

michaelw_wang 发表于 2016-2-13 16:53
“routing pitch”是指线边距离

; Y; V# ], K% J7 T: A# Q非常感谢！再问一下，为什么人们常提的3X，是3倍线宽的距离，而不是布线层到参考层的距离？两者之间有啥联系和区别么？
( U) y2 B6 C7 r2 _5 E5 B

michaelw_wang

“routing pitch”是指线边距离

dzkcool

在如何降低串扰中有一点，走线层距离参考平面越近，串扰越小，如果你理解了这个原理，就会明白了。

zsuhh

那为啥不是普通的3倍线宽？还有它的“routing pitch”是指线边距还是指线中心距离？

dzkcool

你的理解没错，就是走线层到其参考面的距离。