EDA365电子工程师网
标题: Cadence 9月份第七期光纤交换机项目PCB实战设计培训总结 [打印本页]
作者: 梦的世界 时间: 2015-9-21 21:21
标题: Cadence 9月份第七期光纤交换机项目PCB实战设计培训总结
Cadence 9月份第七期光纤交换机项目PCB实战设计培训总结
时间过得真快啊！一眨眼一个月就这样过去了，时间仿佛停住了她那缓慢的脚步。不！时间没有停下，只是我们没有感觉到她而已。其实，她已经在我们不经意的瞬间悄然离去，是那样的无声无息，静静的、静静的…
上一期的培训热情还没有散去，那精彩的场景至今还历历在目，这一期已经到来。时间真的不等人啊！因此我们要珍惜时间，珍惜每一次培训的机会。现将这次培训总结整理如下：
一．EMC术语EMC（Electromagnetic Compatibility，电磁兼容）是指电子、电气设备或系统在预期的电磁环境中，按设计要求正常工作的能力。不会因为周边的电磁环境而导致性能降低、功能丧失或损坏，也不会在周边环境中产生过量的电磁能量，以致影响周边设备的正常工作。
产品的EMC指标包括以下两个方面：EMS(Electromagnetic Susceptibility,电磁敏感度)，即处在一定环境中的设备或系统，在正常运行时，设备或系统能承受相应标准范围内的电磁能量干扰。
EMI（Electromagnetic Interference，电磁干扰)，产品自身的电磁骚扰导致电子设备互相影响，并引起不良后果的一种电磁现象。
EMI指标:传导发射（CE）
沿电源或信号线传输的电磁能量，针对电源接口和信号接口。
辐射发射（RE)
通过空间传播的、有用的或不希望有的电磁能量，针对整个设备系统。
谐波干扰（Harmonic）
针对主AC电源口。
电压波动（Fluctuation）
针对主AC电源口。
静电放电（ESD）
针对电源和信号接口。
浪涌（SURGE）
针对AC（DC）电源和信号接口。
电快速瞬变脉冲群抗扰度（EFT/B）
针对电源和信号接口。
传导敏感度（CS）
针对电源和信号接口。
辐射敏感度（RS）
针对整个设备系统。
电压跌落（DIP）
针对AC（DC）电源和信号接口。
EMC三要素：
骚（干）扰源——耦合通道（途径）——敏感设备（装置）
骚（干）扰源可通过空间辐射骚扰和传导骚扰。
二、基本的电磁兼容控制技术屏蔽+滤波+接地屏蔽
主要用于切断通过空间的静电（电场）耦合、感应（磁场）耦合形成的电磁噪声传播途径。
EMC解决办法可通过器件分开布局、加铁氧体磁珠、铜箔、铝箔、金属屏蔽罩和电镀等。
滤波
在频域上处理电磁噪声的一种技术，其特点是将不需要的一部分频谱滤掉。
电容
退藕电容
储能电容
平面电容
退藕电容与旁路电容的设计建议：
1、以供应商提供的产品资料上的谐振特性为基础选择电容，使之符合设计时钟速率与噪声频率的的需要。
2、在所需要的频率范围内加尽可能多的电容，以达到需要退藕的效果。
3、在尽可能靠近IC每个电源管脚的地方，至少放一个退藕电容器，以减小寄生阻抗。
4、旁路电容与IC尽可能放在同一个PCB平面上。
5、对于多时钟系统可以将电源平面分割。对每一个部分使用一种正确容值的电容器，被狭缝分割的电源平面将一部分的噪声与其他部分的敏感器件分割开来，同时提供了电容值的分离。
6、对于时钟频率在一个较高的范围内变化的系统，可将两个容值上接近2：1的电容并联放置，以提供一个较宽的低阻抗区和一个较宽的旁路频率。
储能电容的设计
储能电容可以保证在负载快速变到最重时供电电压不会下跌。
储能电容的设计应该与退藕电容的设计区别开来，有以下建议：
1、当单板上具有多种供电电压是，对一种供电电压储能电容仍然只选用一种容值的电容器，一般选用表贴封装的Tantalum电容（钽电容），可以根据需要选择10uf、22uf、33uf等。
2、不同供电电压的芯片构成一个群落，储能电容在这个群落内均分布。
电感
随着频率的增加，电感的感抗线性增加，但电感的绕线间的寄生电容限制了其应用频率的有限。
共模电感：也叫共模扼流圈。
两个线圈绕在同一个铁芯上，匝数和相位都相同（绕制反向）。当电路中的正常电流经共模电感时，电流在同相位绕制的电感线圈中产生反向的磁场而相互抵消；当有共模电流经线圈时，由于共模电流的同向性，会在线圈内产生同向的磁场而增大线圈的感性，使线圈表现为高阻抗，产生较强的阻尼效果，以此衰减共模电流，达到滤波的目的。
磁珠
铁氧体磁珠通常用于高频场合。低频时，电感小，线损小；高频时，其基本上是电抗性，且与频率有关。
铁氧体磁珠与普通的电感相比具有更好的高频滤波特性。铁氧体在高频时呈现电阻性，相当于品质因数很低的电感器，所以能在相当宽的频率范围内保持较高的阻抗，从而提高高频滤波效能。在低频段，阻抗由电感的感抗构成，低频时R很小，磁芯的磁导率较高，因此电感量较大，L起主要作用，电磁干扰被反射而受到抑制；并且这时磁芯的损耗较小，整个器件是一个低损耗、高Q特性的电感，这种电感容易造成谐振因此在低频段，有时可能出现使用铁氧体磁珠后干扰增强的现象。在高频段，阻抗由电阻成分构成，随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小 但是，这时磁芯的损耗增加，电阻成分增加，导致总的阻抗增加，当高频信号通过铁氧体时，电磁干扰被吸收并转换成热能的形式耗散掉。
铁氧体抑制元件广泛应用于印制电路板、电源线和数据线上。如在印制板的电源线入口端加上铁氧体抑制元件，就可以滤除高频干扰。铁氧体磁环或磁珠专用于抑制信号线、电源线上的高频干扰和尖峰干扰，它也具有吸收静电放电脉冲干扰的能力。
另外选择磁珠时需要注意磁珠的通流量，一般需要降额80％处理，用在电源电路时要考虑直流阻抗对压降影响。
接地
提供有用信号或无用信号、电磁噪声的公共通路。接地的好坏直接影响到设备内部和外部的电磁兼容性。
基本的接地方式：
电子设备中有三种基本接地方式：单点接地、多点接地、混合接地和悬浮接地（简称浮地）方式。
对于接地的一般选取原则如下：
（1）低频电路（<1MHz），建议采用单点接地；
（2）高频电路（>10MHz），建议采用多点接地；
（3）高低频混合电路，混合接地。
接地建议：
1、在电源、地的分割方面要注意切断EMI通过参考平面从初级窜到次级的途径，尤其是在滤波器、共模线圈、变压器、DC-DC模块、磁珠等器件的分割处理上。
2、单板拉手条要通过螺钉安装孔与机壳或机柜要可靠相连。
3、单板上的连接器金属外壳要通过金属化安装孔与PGND相连。
4、若单板有外接口信号跨越PGND和GND的分割区域时，则需要考虑采用数个0.1uF的电容桥接，或调整PGND和GND的分割。
5、尽可能的参考器件手册，若芯片手册没有特殊要求，则GND不用做分割，直接通过背板连接器的地引脚直接与背板相连。
结构外壳设计
1、结构材料和屏蔽材料的选择。
2、屏蔽孔缝的处理。
3、屏蔽体的完整性。
4、屏蔽体的尺寸，要避免有屏蔽体尺寸形成的空腔谐振。
5、设备局部屏蔽的需求。
布局规划与屏蔽罩设计
1、布局安排时，不同的单元电路必须有各自独立的布局空间，禁止将它们混杂在一起。
2、要考虑板上的信号走线，特别的高速信号、总线信号、大电流信号走线的长度尽可能短。
叠层阻抗
1、信号与电源层的距离尽量大于其邻近地平面的3倍以上。
2、相邻电源层间距大于电源距离地平面的2倍以上。
3、尽量使电源和地紧耦合。
4、信号线的宽度不要小于4mil。
5、差分信号线的间距不要大于信号线宽的2倍（或更小）。
6、叠层必须考虑工艺方面、阻抗、对称性、线宽、假八层、介质层的厚度和特种行业要求等。
FPGA的处理
1、对于多层板，必须尽可能保持地平面的完整性，通常不允许有信号线在地平面内走线。
2、对于晶振或其它一些高速敏感器件，建议考虑在其下布一层地，即没有信号线从器件下穿越。
3、信号走线要尽可能避免出现分支线（stub），如果不可避免的需要这样做，则必须使分支线尽可能短。
4、高频信号线应使其走线的阻抗尽可能保持一致。
5、时钟线及类似驱动信号线在一对多的情况下，应采用菊花链或星形布线。
6、禁止不同单元电路的信号线跨区域走线，例如，使模拟信号线走到数字区域里去，或数字信号线走到模拟区域里去。
7、如果是同一个菊花链式地驱动多个负载，通常可在最远的一个终端进行匹配。
光口的处理
1、接口连接器建议选用带屏蔽外壳的连接器，尤其是高频信号连接器。
2、连接器的金属外壳应与机壳保持良好的电连续性。
3、传输线严格控制阻抗，但保证传输线的阻抗连续性，避免阻抗突变。
4、高速线长度尽量短，相邻层有完整的地平面，保证最短的信号回流路径。
5、传输线长度较长时尽量走带状线，打孔换层附近打回流地过孔。
6、高速信号线优先布在最好的走线层，避免产生STUB。RX和TX信号分层布线，避免长距离的平行布线，与其它信号间距满足4W以上。
7、高速差分线要耦合对称布线，在非对称出线一侧进行长度补偿，绕线方式尽量使用绕小波浪线，小波浪满足W大于等于3倍线宽，S小于等于2倍差分线间距。
8、需要同时进行滤波电路和防护电路时，应保证防护后滤波的原则。
9、接口信号的滤波、防护、隔离器件等尽可能靠近接口连接器处，相应的信号连接线必须尽可能短（符合工艺要求条件下的最短距离）。
10、接口芯片，包括相应的滤波、防护、隔离器件等，应尽可能沿信号流方向成直线放置在接口连接器处。
电源接口处理
1、电源滤波器必须放在电源的入口处。
2、电源通道宽度必须满足载流能力。
3、初次级需完全彻底隔离。
EMI问题定位
1、电源滤波器
2、开关电源（DC/DC转换器）
3、长电源走线
4、地阻抗
5、时钟、高速信号、总线拓扑处理不正确
6、没有足够的信号返回
7、不连续的返回路径
8、内部耦合问题
9、LCD辐射
10、未端接的走线
11、多余线段
12、元件寄生参数
13、对外接口处理不良
14、电缆屏蔽不良
15、金属外壳中的静电放电
时间过得很快，三个小时的学习就到了，结束之际杜老师还和大家做了些娱乐性的游戏，以提起大家活跃的气氛并以此放松。这次收获很大，更进一步加深了我对EMC电路的认识和了解，从而运用到实际中。
最后，感谢EDA365这个平台以及工作人员，感谢杜老师的辛勤付出和精彩讲解。相信我们明天会更好，下期培训再见！
4 d, d: Z1 ?/ `/ [: D7 P
作者: martin221 时间: 2015-9-22 11:12
写得很详细啊，花了不少心思啊！
作者: dzkcool 时间: 2015-9-22 15:44
好详细，改行做秘书吧
作者: Log07071222 时间: 2015-9-24 14:24
条理清晰！！思维缜密
作者: cuizb 时间: 2015-9-26 18:04
学习后仔细梳理是进一步提升的过程，不错，值得鼓励
作者: tobao866 时间: 2015-11-10 22:05
条理清晰！！思维缜密
作者: 梦的世界 时间: 2015-11-11 11:09
5 q- N1 N# F) d' ~新手学习中，见笑了& F, V- |8 _) n y g
作者: 逸步舞秋风 时间: 2015-12-13 01:09
非常实在的总结 赞
作者: 梦的世界 时间: 2015-12-13 11:16
, c! z/ Y: C9 A0 h4 E, ]谢谢！
# x( t2 V! J6 ~" i; _
作者: geek_michael 时间: 2017-6-21 16:33
M4 y y6 \4 @/ S6 K% G1 |下载后 为了表示感谢 顶一个
作者: 梦的世界 时间: 2017-6-21 23:49
9 h& ?* Q. o7 l+ ?/ ]9 Z4 g# C共同学习( u* a' Y4 {* ~3 w% [* X0 L
作者: sp02071305 时间: 2018-5-9 14:20
总结的真好，谢谢分享
作者: 梦的世界 时间: 2018-5-10 19:07
4 n4 i0 k) \* h; L) G
谢谢，共同学习9 v }, f+ r+ r1 l# w6 K! D
| 欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) |
Powered by Discuz! X3.2 |