信号完整性问题最小化的通用设计原则

weirong

看过的人可以再温习一次  没看过的新手一定会有帮助
1:保持信号在整个路径中感受到的瞬态阻抗不变  使用可控阻抗布线
: i' J4 i3 Z# o' J& k" ?5 S2:理想情况下,所有的信号应使用低低电压平面作为参考平面啊,地平面比电源平面的特性阻抗大.
3 t4 m6 u; p$ V+ z3:如果使用不同的电压平面作为信号的参考平面,则这些平面之间必须紧密耦合.
$ ?9 Z7 K7 X1 W7 E- P4:每个信号都必须有返回路径,它位于信号路径的下方,其宽度至少是信号线宽的3倍
5:即使信号路径布线绕道进行,也不能跨越返回路径上的突变处

lihongfei_sky

原帖由 forevercgh 于 2008-10-7 09:49 发表

& H, B; Q- o  [: y3 A+ y; u8 D' J3 \# d
过孔表现的主要是容性

过孔应该主要成感性吧
成容性给我的感觉根本就是寄生电荷，如果频率变化较快给我的感觉应该是成感性的

weirong

过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用

forevercgh

原帖由 weirong 于 2008-10-5 19:25 发表
如果你把过孔当做一段传输线，传输线当然是越远越好，减少串扰啊，而且过孔的寄生电感对信号的影响很大啊，和板厚有很大的关系，至于距离你可以满足3W,10W,只要你的板足够大，当然越远越好啊，不过你 说的数据线集中 ...

, b$ b+ f+ r, c过孔表现的主要是容性

weirong

如果你把过孔当做一段传输线，传输线当然是越远越好，减少串扰啊，而且过孔的寄生电感对信号的影响很大啊，和板厚有很大的关系，至于距离你可以满足3W,10W,只要你的板足够大，当然越远越好啊，不过你 说的数据线集中在一起，应该是数据线要严格等长把，不可能去绕很远打过孔把。拙见

lihongfei_sky

18:如果有大量信号线切换参考平面,就要使这些信号线的过孔彼此之间尽量远离,而不是集中在同一个地方
问楼主一下，过孔放着尽量远离，这个距离是多少，
我看很多朋友再走数据线换层的时候，好像都是集中在一起的，可能会造成层次普通不连续，但是我看别人layout朋友好像都是这么做的

weirong

关于5楼的提问 后来回去想了一下,因为高频阻抗和回路电感有关,所以我从电感下手,把电容当做一个局部电感,不考虑局部互感,而局部自感和长度导体截面积有关,长度越长,电感越大.导体截面积越大,电感将减少.不知道这样解释对不对

天空之城

1使电源平面和地平面靠近电路板表面层以缩短过孔
2使用尺寸较少的电容器
从电容器焊盘到过孔间的连线要尽量短
2 E. C! e5 X1 @- Q' A$ Y7 x:将多个电容器并联使用
- }1 z8 P5 _+ i1 t# H9 w这点我是深有体会的
4 N) ?7 I1 X( n' h  w我们公司现在就是这么做设计的

weirong

看不懂没关系，可以提问啊，论坛这么多高手，斑竹，大家一起学习啊　，我也有很多知道有这么回事，具体为什么也没怎么去深究啊　 大家一起讨论，不然菜鸟怎么成高手啊

libsuo

这个准则让没有SI基础的人看更迷糊

kljy911

能再白话文一点就更好了~~~

xushuai

有些看 不懂

weirong

减少去耦电容的回路电感的最好方法:
! ]4 s( W+ _/ j/ ^0 `' n" Q1使电源平面和地平面靠近电路板表面层以缩短过孔
" ~4 l# _/ l4 R  \5 Q1 t2使用尺寸较少的电容器
3从电容器焊盘到过孔间的连线要尽量短
4:将多个电容器并联使用

weirong

去耦电容的一个重要特性是:在频率较高时,阻抗仅和回路电感有关,此电感称为等效串联电感,所以在高频时,减小去耦电容的阻抗就是设法减少芯片焊盘和去耦电容之间这个完整路径的回路电感
' J* I5 o$ Z4 ^# `, j, `所以不同的电容量的电阻在高频时其阻抗也趋于一致
所以高频时减少去耦电容的唯一方法就是减少它的回路电感

forevercgh

17:如果信号改变参考平面,则参考平面应尽量靠近信号平面.如果使用去藕电容器来减少返回路径的阻抗,它的电容值并不重要,具有最低回路电感的电容才是关键.
( w* K! c  e) h* Q' d/ D( G
2 [8 z4 X) q! ~; V/ ], u楼主可否解释下为什么去耦电容的值不重要？？？