怎么将dummy net的封装引脚赋予GND网络？?

liuzuoya

如题，怎么将dummy net的封装引脚赋予GND网络？
% s2 K2 F- U6 v2 `

kevin890505

LS正解，一般不推荐PCB里面改，按规矩还是原理图里面改科学严谨

carol8688

这样直接在PCB中修改网络

只为一口气

为了保证pcb与原理图的一致，又为了达到你的效果，强连吧，忽略DRC，直接用铜皮或者盘中孔的形式给他短路到GND网络上

仁爱

) B8 v8 `6 g; A9 F$ d( ?" x
其实你可 以把这十个脚强连到GND网络就好了（用静态铜连接到GND网络就好了）

liuzuoya

YAWEN 发表于 2015-7-9 16:17
2 \; C* Q- B' }2 Q# i5 V7 H還有一種是在Allegro內,強制給net mane.
5 E9 _2 v6 O: h' o, j! V利用Logic\ Net logic 把這10個pin assign 成GND net.

7 y$ [! c5 k7 i2 X( L* p最后还是选者原理图改，防止长时间忘记了

YAWEN

還有一種是在Allegro內,強制給net mane.
1 g& l2 Q3 T4 z6 N( k8 `利用Logic\ Net logic 把這10個pin assign 成GND net.

! ]9 s1 A' T& h. t5 c, g' @$ p再來一種就是鋪靜態銅箔, 但是會有DRC產生.

所以建議還是放在原理圖,比較不會出錯.

jerry2118

一般是不这样直接在PCB中修改网络的，如果你真想这么做可以在User Preferences中选中Logic_edit_enabled

liuzuoya

YAWEN 发表于 2015-7-9 15:56
% a" t7 q6 B3 r  y- r0 }  z/ Y, V原理圖加畫dummy net pin,並給予GND net name.

/ g7 M, [' F6 D2 Y7 G( l1 H6 n1 s我有一个10个脚的屏蔽罩，又不想放在原理图中，就直接在allegro中放置的，但是现在这十个脚斗士dummy net属性，连不到地上去，不能屏蔽呀

YAWEN

原理圖加畫dummy net pin,並給予GND net name.