|
|
假如ddr3的时钟是800M那么数据地址应该1600m，对吗？5 d8 |, U* ^3 I8 N0 F' R
对。
2 g, X) q! L$ g3 K) v( Z/ Q7 j) x ]
1：如果这样地址数据是不是应该比时钟短，应该短多少算比较合理？7 W. c; H, [; y4 Y
8 `% r( w& g: j* M/ }一样长。
3 ^$ ^+ \. a. }1 K: F" k
; c8 O6 q& k* B! A+ P; w2：我应该怎么确定时钟，地址，数据他们最长可以走多长？# ^! u a3 L1 L: g6 g- g
% f- C2 X4 K1 @: c8 O4 b. ?$ d$ F5 w几片？
. V+ [: C! b* ^5 l
. K! T7 `+ o- A2 }5 n& `3：时钟跟dqs需要等长吗，需要控制在多少范围？* k# a& b' e; M6 A) i( N
w. {( x$ N6 _
不需要。$ j) \4 ~1 n7 ~4 S# P9 K4 W3 v6 l
- A/ c% Q5 d1 W
4：时钟跟地址控制线做等长，应该控制在什么范围？
8 L4 X5 P5 ~" T8 R" n% _1 i5 d* ^& {4 H4 Y/ S# z
+/- 250mil9 ?' T$ e( K1 a2 y; ]+ c8 }3 ^
7 _" l; F" ]4 T8 I5：数据跟dqs等长，是不是应该先把dqs走出来，然后把dqs作为参考吗，他们的可以相差多大？
8 Y3 E5 A. ?1 D h; I
- y. |8 o/ T! E" K是,5mil.& m* s) S) d; u& f8 v) q9 {4 c7 `3 Z0 `
6 E' U9 r6 F9 h
6：如果空间不足的情况下，地址跟地址的间距最小可以做多少，数据与数据间距可以做多少？地址可以跟数据走同一层吗？2 U0 F1 N) C. l9 B) f0 Q3 Y, r
* u+ r, |8 Z7 O# `. ~1 G, a! |2.5w,2.5w,可以。: K! d; _5 O. `3 S5 m
2 C! d n$ S7 c/ X' q
7：以上的等长情况在频率，控制芯片，ddr颗粒不同的情况下，同样适用吗？ 没有一成不变的规则，视情况而定。;; X% n8 w, @# g4 P* ], B$ m0 ^6 R
S%
1 P( a3 v# }7 p T0 S, B6 |
7 q5 O' O; m, ?2 D4 y% ~
% _1 D: H; M- N. I$ J G;g& a r2 G3 l! u. o+ K. k2 R# A% v4 M( L& P$ ?5 x2 X
关于ddr3的布局，如果我走fly-by，四片或者八片ddr3,我空间充足，我是所有的放同一层，还是两两对帖，比较好？
$ a7 ~: i7 e% a# @) k' X' f, ^8 G2 p' N5 a2 F
视空间而定。
$ @. G8 H! \& w1 o# G% t$ V+ s+ P% [+ S8 f. z* s" { f
ddr颗粒到控制芯片的距离怎么判断太远还是太近？凭你老板或老大的眼睛和设计要求&]凭& t%
1 y& a) t! T8 X
& g% V% g8 A$ j! b* W8 n$ l; r
$ {) I+ [' ?3 r6 s, K+ O& H`0凭你* _8 W- o0 ?2 [) P# r& ]
Q. @$ m7 P
; {' \! C& A4 {9 {( z麻烦jimmy 大侠前来解答，顺便希望jimmy 大侠可以在这里上传一点，你私家珍藏的ddr设计方面的资料，感激不尽，我对你敬仰犹如~~
: A% x2 t' ?, w1 I4 |3 E. i/ j
一切尽在《PADS9.5实战攻略与高速PCB设计》一书和配套视频~* u
1 m/ k6 l0 y& s E6 `$ F4 l9 {
3 F' G' q3 f$ z1 B$ Q; o$ L( b6 H& B0 X5 a2 t$ n- G% r+ h
《》. m& o$ X L4 R' V3 Q2 D% {7 w
6 U. r& y L; ]8 v* b2 U" y
|
|
/1 
发表于 2014-12-29 21:19
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
