找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1023|回复: 3
打印 上一主题 下一主题

请教走线的两个问题

[复制链接]

4

主题

19

帖子

-9918

积分

未知游客(0)

积分
-9918
跳转到指定楼层
1#
发表于 2008-9-4 20:54 | 只看该作者 回帖奖励 |正序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
1、Depending on the processor's pinout, it may be  difficult to route the processor bus signals on four tracking layer.% b' g! O& E' O
2、They should be broken out on microstrip and should travel on the same layer for the entire route. One via is acceptable to connect to the CAP.( F- s. l0 K: J  G5 _) n+ r# r& c  x
) m) A/ }+ V* X9 D" @
其中第一句中我不明白tracking layer是什么意思?& R. B. S: f- z' j, L( Z3 Y" T
第二句中的意思我没有完全明白,breakout的意思应该是中断的意思吧?在DDR2的时钟走线需要补偿电容/去耦电容的,但硬件手册说最多只能有一个过孔,那是怎么理解呢?如果要过孔的话,一般都是至少都要双数的吗?
/ ~6 d6 H5 O+ h! b4 X6 v$ D0 ?, W  t- I, T( V  H' R5 _
请教高手,先谢谢啦
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

4

主题

19

帖子

-9918

积分

未知游客(0)

积分
-9918
4#
 楼主| 发表于 2008-9-5 21:26 | 只看该作者

. X& x9 w% A6 F
2 ]3 g0 \9 U9 l. V我原先的理解跟howsi的说法差不多
6 i. s. ^: p0 p( Q8 b
4 V* Y0 {: `' r9 r! L. h只是不确定
) P9 _8 H9 d: I6 X
5 c1 q/ |+ [" w* p: H谢谢两位

0

主题

21

帖子

165

积分

二级会员(20)

Rank: 2Rank: 2

积分
165
3#
发表于 2008-9-5 15:18 | 只看该作者
我是这样理解第二句话的:
' ^! ~% ?; {+ x& Z6 L0 Y$ V他们在应该从微带线引出(也就是,如果芯片在TOP层,那么出pin的线首先从TOP层出来),然后,在板上的主要布线应走在同一层(注意,这句话并不是说主要布线必须跟出pin的线在同一层),在连接电容时,允许一个过孔。
& G; N# N6 D* }3 }4 w( ?对于这种要求,通常有两种,一是出线后不换层,所有走线在表层走完;8 |+ d. u& a, e  x% w( k4 o
>----||--------------->( Y7 t9 Z0 J3 W* U! v1 X" B
二是出线后马上换层(或连接电容后),在需要连接电容的时候,再次换到表层,然后走完剩下的。
) M/ }5 P/ E# v- z& ?# @>----                             --||-->
2 R9 }# |  e& ^8 v/ h: S; S        |                            |
; T% ^+ S- j! [/ g        --------------------
Allen 该用户已被删除
2#
发表于 2008-9-5 11:37 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-26 16:46 , Processed in 0.061006 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表