铺地的疑惑

cfqz11234

看了大虾门的帖子,特别是CMOS的,他们都说铺地要一块一块手动铺,但是这样不是使得很多的地
连不到一起吗!但电路不是要求地要完整吗?
2 \6 E8 v2 n) ?一直疑惑中?

lihongfei_sky

记得曾经有个大侠说过，铺地铺不好还不如不铺，其实老外画板子就比较不喜欢铺地，在一些层次铺地不但起不到隔离的作用，还会造成尖端放电，天线作用

jasonlu

一定要灵活,不一定空白的地方都要铺铜,
如果你铺成孤岛还不如不铺!!

cmos

一块一块手动铺和地连不起来有什么关系吗? 我帖子强调的是手动,而不是一块一块.
5 N& X9 q; _2 G" m" E5 @) s& \因为不可能把能一整块铜人为改成一块一块.
5 Q+ i. |3 [- n6 \* W手动的目的是为了避免动态铜产生的锐角和小天线,同时对过小的shape或者无法加强的地方做出人为的判断. 而动态铜很容易使人忽略细节,因为你可能不能检查到所有的地方.
此外每次动态铜的参数设置或更新都会删除你的人工修饰部分.
地完整也与此不矛盾,你那个图太小看不清,在某些极细的间隙是否铺铜,基于你shape & shape的间距设置,一边这类间距都设的较大,比如你可以决定线宽小于3倍线宽,间距小于2倍线宽等位置不铺铜等. 所以你第2张图电源线间隙太小,当然没必要铺. 第一张图,如果是数字电路,表层铺铜是否也没什么意义,你或许最多在芯片底下铺点?

我那张铺铜帖子上的图,在bottom面铺铜的原因是,因为内层为了信号完整性考虑,都给了完整的平面分割,造成BGA的一些电源和地必须在bottom处理掉,所以才有这么多铺铜,BGA以外的部分并没有shape,每个设计的情况不一样,怎么铺铜是否需要铺都是工程师自己判断的,没有什么一成不变的经验可以套用.

logo

原帖由 cfqz11234 于 2008-9-3 09:29 发表
$ V* m: |: t& n看了大虾门的帖子,特别是CMOS的,他们都说铺地要一块一块手动铺,但是这样不是使得很多的地
8 }' I  g$ j! ~连不到一起吗!但电路不是要求地要完整吗?
( E$ ?* }) e% w0 [一直疑惑中?

! E. P1 m% m' N! l. t4 k
- C4 r- q9 b4 r' p
& Q) z2 c% N: B6 ]$ N我的理解是，CMOS的意思应该是在那些信号走线层的空余地方铺地，自动铺的话还要修一些边边角角，还不如手动铺来得方便．
对连不到一起的问题，对于多层板来说，势必会有一个内层的地平面，这样通过打地孔的方式那些手动铺的地铜皮就能和地平面保持良好的相连．起到一个比较好的效果．这里要注意的是尽量多打地孔，如果仅仅是铺了地铜皮，而没有与内层地平面很好的相连，也就成了＂浮铜＂，效果更不好．
9 i4 d2 I7 p" Q* @1 l# m另外，对于地完整的要求，那是指保持地平面地完整，这样是为了信号能以最短的途径回流，从ＥＭＣ角度来看有很好的作用．

navy1234

不用铺了

cfqz11234

第一章图帮我看看怎么铺地，第二张帮我看看，这两条电源线间需要这样铺不？？

cfqz11234

大家帮看下，就比如这个图，你说这个铜怎么铺好，我总觉得铺地，就要保持整个地连在一起，而看了ＣＯＭＳ发的帖子，看了他们铺的都一块块的，怎么能保持大伙都在一起呢？？一直疑惑中

cfqz11234

如果在两条线之间就这么点空隙，跟其他地方都不连的，那这个地方呀铺吗，

oostilloo

完整的话是电源地平面（参考平面）的完整
手动铺的话应该是在板内空白的地方铺