|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
SI&PI&EMC问题汇总. z! M6 U* Q9 [& E! I
对学过的东西，总结了一下，下面的表述是否有问题，有的问题我也不知答案，希望有人解答。6 S, w' W! B! i# J
1. 最大最小飞行时间的定义？最大时间是Vmeas到Vih的时间, 最小时间是Vmeas到Vil的时间。近似说，从PCB版上反映是CLK发出信号，数据线通信成功的时间。（包括了Tco,jitter,crosstalk,skew等）。另外，计算Tsu,Th，选的基准点都是Vmeas，但斜率过快时，基准点改为Vil or Vih.! G# S4 `1 h. _# v
2. Tco,芯片内时钟有效到数据输出的时间，与引脚延迟有啥区别？一样么？引脚延迟是不是die引脚到package引脚的延迟？
7 \& V( ~* h8 x; |' `3. 实际走蛇形线网络？时钟，数据应该有，为了满足时序，而地址，命令，控制是等长，间距才走的吧？# M* W0 B2 j) y
4. CDR，嵌入式时钟有什么要注意的地方么？一般都是多少G才用？, \0 A2 n* y9 [. J! |# B
5. 150uV/m等同于多少dB?伯格丁书上FCC的B级要求为100M时为150uV/m，我对应了hyperlynx(以下称hp),是43.5dB,感兴趣的可以算算。概念认识。软件上基本都用dB，而理论书上的东西是需要转化为实践的。+ P) D3 Z g2 o5 U9 Q5 O& }5 d& H
6. 差分阻抗是怎么来的？用单端阻抗来理解差分么？至今都没见过伯格丁的PI模型的应用（考虑不对称耦合），1.5K+2*50欧。T模型已用过，2*50+2.5欧。无图，直接说了。
9 @! t& T$ g9 {. l3 Z' j! e8 R7. 不同层的阻抗应该不一样，来定线宽，线厚，与参考平面距。比如都是50欧。很想知道厂家怎么控制好阻抗板的？材料不一样好说，怎么测试的呢？反射仪，没点可测啊？PCB板的阻抗确定好了，拿回来，再测各层的阻抗么？怎么测？有作过这方面的希望详尽说一下。5 [: ~2 I: |& I2 E# U6 y
8. hp软件的平面噪声与Irdrop有啥区别？2 E3 o+ i7 E4 l
9. 眼图机理是什么？位序模式，重叠？表达得要很清楚。8 i. T6 _$ z3 v+ X: N2 g
10. EMC的电流探针，过关约束是什么？多少mA成功？" f" J& G# l7 F) }7 k
11. 公共时钟的时序公式应该是可以应用到一切公式吧，就是想得到一个通用公式，什么都能套？源同步系统既然简单，应该更能往里套了？
# C- V" W3 T: `" h/ y12. SOC设计没搞过，除了VERILOG HDL外，为什么要用到perl,TCL?不懂。作系统级的与作芯片级的都要考虑SI,PI了，我只作系统级的工程师，不了解芯片级的，是不是缺少点什么？就是不想往芯片级转行，觉得知识缺得多，不一个行业一样，理解对么？
% J Y( e+ w; U7 y& x. y13. package designer高级封装技术是否是soc设计的一个方面？soc的原理图设计是什么？die是谁设计出来的？: _ {5 w7 I8 [: a
14. hp没见过sso仿真？allegro的EMC仿真不好，只有报告，没有图。; w: x' L& @( F; ~& d
2 H. n6 n# e$ T& h% z1 a9 Y; h
$ @3 e t! L c$ O( l; p2 E) R% @4 s" ^7 F: b- ~+ S& k! |
|
评分
-
查看全部评分
|
/1 
发表于 2011-8-27 12:04
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主