一片板子上跑２个DDR2布线时需要注意什么？

way · 发表于 2013-10-25 12:15

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

有经验的详细一点．

xiaoyangren · 发表于 2013-10-25 12:35

1，数据线等长控制（尽可能讲所有的数据线长度误差控制在50mil之内吧）；
2，数据线参考平面坚决要保持完整；
3，所有的数据线、地址控制线、时钟线，都严格按照3W规则处理；
4，地址控制线做T字拓扑时，注意T点拓扑长度的控制；
5，DDR2的电源分割处理；
上面这些不知道对不对，还望楼下高手指点

jimmy · 发表于 2013-10-25 13:14

6，控制特性阻抗：单端50，差分100
7，完整的参考平面（电源或地平面）
8，VREF电源要注意去耦电容的摆放和加粗

way · 发表于 2013-10-25 16:08

本帖最后由 way 于 2013-10-26 09:44 编辑

jimmy 发表于 2013-10-25 13:147 t7 Q( X" \. c, b6 T
6，控制特性阻抗：单端50，差分100
) Y4 T& P7 g: S) ?7，完整的参考平面（电源或地平面）
; {7 d3 h/ G" ~* f6 F7 x8，VREF电源要注意去耦电容的摆放 ...

有没有这样DDR2布线视频教程学习下，俺还没跑过高速板子．

		自动登录	找回密码
密码			注册

一片板子上跑２个DDR2布线时需要注意什么？

EDA365欢迎您！

推荐内容 /1