本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › Cadence Allegro教程资料区 › 做原理图封装时隐藏元器件引脚编号
返回列表 发新帖
查看: 1134|回复: 0
打印 上一主题 下一主题

做原理图封装时隐藏元器件引脚编号

[复制链接]
1011625143

4

主题

47

帖子

237

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
237
跳转到指定楼层
1#
发表于 2013-6-3 21:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
       大家在做原理图封装事可能会发现有时候原件引脚上的编号会使原理图看起来杂乱无章。今天我来教大家如何隐藏元器件引脚编号。# N7 Y! ?& j& E: O; H- E  M* r
      大家在昨晚原理图封装以后做一下这样的设置。打开Option-------选择Part Properties-------讲Pin Names Visible和Pin Numbers Visbile都改为Fals就行了。是不是很简单呀。哈哈9 m- l) N! U9 X/ L9 l% z$ U

) \3 y+ h7 V5 W+ }9 |
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 15:44 , Processed in 0.079285 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表