EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
非常详细、实用的问题集，给各位需要的同学
' |( n* l8 I" T {5 Q, t5 L' D; Y$ n$ h# i0 T/ r: h2 e1 U
@: x: h( S) z% g" \& v" ]" @
) ?0 Q+ z8 `) K0 T& W9 k
& ~, O- p9 Z! t' o& a$ I! Z
+ w* k, ^ i1 G8 N0 a5 J; M/ V) V* \2 z/ [/ e
& H* R y: l) T0 f, u- b
问：
6 N6 K% p; E$ q% A; d感谢贵公司多媒体教程给我带来的帮助！
! C& C% U* U( y9 H6 B- o7 Q我想请教您一个问题：6 z* C; S5 M9 B) j/ _
在设计准备中设置VIA、层、布线规则一节的多媒体中，
$ m3 a L" a0 @% D/ D1.为什么有边界线还要对内层的外形线进行设置？
3 I0 L n+ A* ?2.Layer_25是什么？为什么此外形线设为Layer_25？# w6 T. C6 _/ D5 {
3.我在其它地方看到“在做元件的时候焊盘定义里就要加上第25层”， J" w8 @/ A' K# G8 T) `0 J/ J
但在贵公司教程中做QFP-44P这个示例时并没有加，这是为什么，加与不加有什么区别？- j# e8 H3 \) m4 ?% F
请指教，谢谢！
) i0 V9 v# ? o/ y! A. {答：. m. s U. C# ]: l
有关您的问题回答如下：
% Y& L: F. S E. _* n' r3 B在我们的多媒体教程1，2部中介绍了PowerPCB的层使用，以及我们推荐的层使用惯例。因为您没有资料，所以简单介绍一下：! ^; T d* p! t
Layer_25层是内层负片设计时使用，用来做安全焊盘，注意只有DIP元件才需要，QFP等SMD表面帖装元件是不需要的。安全焊盘一般应该设置得比表面的连接盘大，如果您对负片设计不是很清楚，请阅读相关资料。) a. ~/ i- C9 @4 O3 X% h
为什么有边界线还要对内层的外形线进行设置？
( ?8 z/ X7 `" f& x这同样是对负片设计时的一种手段，加宽负片的外形边界线的作用，相当于正片设计时对外形边缘区设置布线禁止区域。
7 \6 }1 f' G, Y
6 M4 K- M- l" S6 v
! ~1 M. l+ A" o% G问： 1 j. P _( ~" H& G3 ?+ I) w8 d
您好！+ m' ]: h6 [% N
本人已做了Library:FTL.PT4文件和Netlist:training.asc文件但发现与你们的教程中不同和错误不能输入,请你能否将你们的教程中的Library:FTLPT4文件和Netlist:training.asc发给我做参考学习.谢谢!!
5 ?2 J. h; u% L# r9 Q5 J6 e* k$ T答：5 U, b" p M. j; |9 J9 ^. \
感谢您的来信，有关您的问题希望您能够找到错误原因，如属于什么类型的错误等，才能真正有所提高。
, R% ^! n# z+ G/ h按照您的要求我们将Traing.PCB送给您,您可以将所有元件存储到自己的库中,方法在教程中有介绍。
) {5 a' d, G" x+ b: c3 M简要说明如下:选中所有元件/在右键菜单中选择SAVE TO LIBRARY/然后选择一个库就可以了。% \, M( J; {0 T( P$ W
有关NETLIST,您可以使用我们的数据与您自己的NETLIST相比较.使用NETLISTCompare命令,还可以输出一Netlist,使用Report功能。请尝试上述方法，如果仍然有问题欢迎来信提问。* l$ m# Z+ q3 s! N& I; s
注：上述所有操作在各相关教程中都有介绍，相信在阅读后续课程时您自己就可以找到答案了。/ y: F+ d0 F) C3 G8 d+ s6 V
8 ^8 E1 {' P4 }5 b问：
. T4 ~, ?/ \& K! |9 w. q8 \/ I请教怎样用你上次发给我的training.jop文件,输出Netlist training.asc文件.怎么在教程里看不到。
% y% T! ~$ p; a. b/ t# u8 E+ C. P答：
0 |0 D' \3 A( ^* @% U通过FILE/REPORT中/进行ASC OUT,在新出现的对话框中,选择POWERPCB NETLIST.就可以输出。同时注意POWERPCB 的NETLIST格式如果要想读入到您的设计中需要在最前面增加一行关键字,在第2部教程有介绍.。% ~8 W) P0 c1 h0 w3 d, u& U, _2 q0 J
, R$ O0 s8 k. m$ o7 y问： 5 r( x6 ?9 _, k" V$ e
您好！
- }: Z" ~5 n5 Z8 }- g4 S我已看完你们的第一部(元件设计标准/操作规程),觉的很好.在这里有一个问题:在制作元件时,测量元件间距为什么只能准确到小数点后1位(如:2.5)而不能到小数点后2位(如:2.54)请问这在那里设置。
" ?5 ]$ {# E5 G$ M答：
2 V, H- l2 I6 H2 p2 }( l# bA：请进入SETUP/Preference/Auto Dimensioning，然后从General Settings 窗口选择 Text在新打开的对话框中将Precision的Linear一栏增加到2位或者是3位，这是小数点后的位数。请试试看，如有问题欢迎随时来信。
( t ?+ r& Y: N4 V. w
& Y& N/ D4 X, x! q2 c' i; R n. C2 B8 V" t8 @
问：
+ O' h4 l/ J0 \在powerpcb中怎么样直接放置(不用在EDITOR DECAL中做成元件)一个2*3的焊盘,内径1.5外径3的过孔。是不是都要在EDITOR DECAL中做成元件后再调入。3 K% M, [% c; y6 M3 a Y
答：
* s9 Y, V% M0 ]! h' b只要有孔必须用元件，而且这是保证不出错误的最安全的方法。
9 e$ _. k2 Q' A5 ?* v1 S9 r5 V* H/ v/ @( u1 V4 ]
+ a& m8 y- p1 ^# p6 h问：
- Z* v- S( R) c% c# j在powerpcb中画线是不是一定要有网络(鼠线连接)才能进行布线,没有鼠线连接可以直接画线吗?
+ P+ a+ d5 [7 W0 d0 C答：: @! F9 V( b$ l4 V
在PowerPCB中只要有电气连接肯定会有NET网络(鼠线连接)，但是在ECO下面可以不加NET网络直接追Route。
5 L; ?( e- ?3 P0 ~只适合简单的设计。在教程中有介绍。; C4 }5 x+ b* ^" k
' F2 h( Q" R% j6 m! @1 ~) K
# p2 o3 h# t: P7 X; z8 x" m7 E7 o& z/ ]- _, g$ p2 K3 }* F; c+ o
问：
% i& n& p; `# m有时要画一条0.5的线,而在Rules/../recommended中设置是0.2,为什么在画线输入W0.5后,这一段是0.5而下一段又变成0.2是不是powerpcb中画线就是这样。
& Z3 q# Y+ J t i. S1 z$ t答：
& G3 }# J- v! B* D _这是因为Rules/../recommended中设置优先，所以请更改设置，会比较方便。' a2 V+ K7 \4 l, v h/ H% b; Y
0 I+ R8 f8 s/ T4 Q2 b6 D* ~' g9 Z% Z P' j+ U
- M: Q/ P/ S$ F; f问：
) J, ]1 ]( o# j' O, G; D我已经能够创建复杂的plane area, 但是，尽管我在该Plane area中放置VIA，热焊盘自动出现，但鼠线却不消失，同样的PCB图中，GND层的热焊盘却不出现鼠线，为什么？
: K$ g j* ]0 G8 e I3 Q1 F+ {0 R答： / _5 [1 }8 a+ B" |* x) n
鼠线是否显示一般与VIEW/NETS中的设置有关,请看多媒体教程第3部中有介绍,再说,显示鼠线并不一定表示没有连接,只要VERIFY DESIGN中的内层与连接检查无错就可以完全放心。: l* h3 f2 k) X6 e/ ~2 q" s
2 \0 ]% ~; K4 O' L, l+ ~# b& b% @, }6 X+ R
问： 7 l: `' x# R' i3 c9 `5 R- q
我希望在VCC层(Splix/Mixe)整个布+12V的Plane area,然后在其中一小块布+12S的Plane area如何操作。8 @! ]/ u1 O9 A2 ^; D! P
答：6 k3 r; }- K/ R. u% N6 B
一般可以通过下面两个途径实现：" Z( e8 e# \, V- }$ z* E, _7 A( q
正片使用COPPER POUR 功能,此时VCC层设置为普通的ROUTING 层即可。然后用COPPER POUR画，注意FLOOD设置。或者Splix/Mixe，注意LAYER 设置，是否将两个信号都ASSIGN了？另外外形是用AUTO PLANE SEPARATE 画的吗？: o; y* r3 }# f" [* {$ X
! |" U- I! M: ~4 V0 S
7 o; l: E4 [* h# t3 F9 t问：
5 i$ r1 g# J8 T9 _9 |PCB图中各种字符往往容易叠加在一起，或者相距很近，当板子布得很密时， 情况更加严重。当我用Verify Design进行检查时，会产生错误，但这种错误可以忽略。往往这种错误很多，有几百个，将其他更重要的错误淹没了，如何使Verify Design会略掉这种错误，或者在众多的错误中快速找到重要的错误?' r7 t4 ~( Y! k$ \
答：6 _7 \! ?0 A- f' ?* J- C" v9 R
可以在颜色显示中将文字去掉,不显示后再检查;并记录错误数目。但一定要检查是否真正属于不需要的文字。
$ G8 A% l7 l5 C: e: Q+ K问：
1 p H* M5 I2 b) a q( E9 i( VPowerPCB提供了一些常用器件的封装，问题是：
, ]* m! a$ f: t+ h" s: P1. 我不知道封装的名字和实际器件的对应关系' Q4 d5 z8 r5 J3 g* U
2. 似乎PowerPCB的名字和国际通用的元器件的封装名字不是一致的，PowerPCB用了一些简写，如何对应起来？# I7 y: k& k! v1 X9 G- q+ ^' s
3. 一种封装对应好几种，如何选择？例如：SSOP8就有; t+ r3 ?/ n# v$ M( Q
SO8-opt& U! T$ t0 `) [8 A& u
SO8M1
, j$ b* p4 \, j SO8M2
( \/ g2 ]1 A+ {( ?0 I SO8NB
: t. w( Z l, i* w9 J. [ SO8NBWS
8 `/ W8 z0 \1 S) V( w9 j SO8WB
4 w& l) v( D) h5 H/ a ...9 C& z) M- z/ G
答：
$ w; c2 A8 M6 ^( g再次重申,最好不要使用厂商的库,应尽量自己建库.原因有多种,可以避免出错,虽然要多化些时间.
* ?# G# D5 l2 D; s各家起名都有自己的规则,该例是根据具体的封装命名的一般人不容易记住,而且是用英制,不太适合我们使用.
5 B+ _ R& E3 f/ T" C# K; l1 a5 \建议您根据元件资料,自己建立一个命名规则,慢慢建立自己的库.
* e z9 I* F' [) AType 名用元件的封装名,Decal用自己的命名规则起名等.
|
/1 
发表于 2008-8-5 16:53
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主