亟待高手解答

Jean_psz · 发表于 2013-6-6 11:57

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

为什么PCB中有参考电源层和地层这一说法？？不是一般都参考地层吗？为什么电源层也可以参考？？到底是什么意思？请高手帮忙解答！！

超級狗 · 发表于 2013-6-6 12:46

誰說的？

{:soso_e101:}

高頻的東西，把地掏空、只留電源層試試看！

{:soso_e119:}

Jean_psz · 发表于 2013-6-6 13:13

超級狗发表于 2013-6-6 12:46
, i, p7 `1 m' d0 p3 N1 H& H3 P誰說的？ m! H& F( h6 R1 @ Q

1 O8 v( t! y( Y

不太明白狗老大的意思？能说的具体点么？？

超級狗 · 发表于 2013-6-6 14:03

Jean_psz 发表于 2013-6-6 13:13 8 L# f; Y: a% Z
不太明白狗老大的意思？能说的具体点么？？

樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰

Note that the figures below use the term "ground plane". It should be understood that this plane is in fact a large area, low impedance reference plane. In practice it may actually be either a ground plane or a power plane, both of which are assumed to be at zero ac potential.

但注意到最後一句，電源層交流電位（Power Plance AC Potential）要為零才能符合條件。現實世界中沒有電源層交流電位（Power Plance AC Potential）為零的環境。電路中有處理器（CPU）、內存（Memory）、邏輯閘（Logic Gate）......工作時會產生電流擾動。除非負載是一個純電阻，這樣交流電位（AC Potential）就會是零。

所以，以敝公司射頻（RF）人員的設計習慣，一定都是參考地、而不是電源層。四層板阻抗線走背面，第三層（VCC）掏空、參考第二層（GND）。

{:soso_e183:}

Jean_psz · 发表于 2013-6-6 14:09

超級狗发表于 2013-6-6 14:03 1 p X/ ~. m7 @. m. @% ?
樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰
! w: N# D1 S4 J7 d
6 v. x$ w3 Z+ Y M; g8 kNote that the figures below ...

谢谢狗老大，不过还是不太明白什么叫電源層交流電位（Power Plance AC Potential）？？

超級狗 · 发表于 2013-6-6 14:23

Jean_psz 发表于 2013-6-6 14:09
: P- n6 N- {# J3 }8 \' z谢谢狗老大，不过还是不太明白什么叫電源層交流電位（Power Plance AC Potential）？？

就是你電源層不能有交流電流，有電流變化微觀上電位也會跟著變化。

我們觀念上電源層等電位，是假設銅片很大、電阻為零，但微觀上銅片上還是有電阻，電流流過就會有電位差。

{:soso_e100:}

Jean_psz · 发表于 2013-6-6 14:29

超級狗发表于 2013-6-6 14:23
y* }" E. ?! e9 E: F E, T3 ~8 l就是你電源層不能有交流電流，有電流變化微觀上電位也會跟著變化。
3 i! u7 l$ `0 t7 L% e2 h
我們觀念上電源層等電位，是假設銅 ...

原来如此，多谢了！

kk_wishes · 发表于 2013-6-6 22:25

看什么类型的电源和什么类型的信号了。内层的信号，一般两个参考平面，一边是地，一边是电源，也没事的。参考平面是做个回流和阻抗控制的。如果是四层板，不是射频信号，电源波动也不大，完全可以参考电源层。如果信号要求高，一般没人选择四层板设计的。

超級狗 · 发表于 2013-6-7 00:37

kk_wishes 发表于 2013-6-6 22:25 - m, C! h* y3 v; l/ |7 Q7 {
看什么类型的电源和什么类型的信号了。内层的信号，一般两个参考平面，一边是地，一边是电源，也没事的。参 ...

FM 75MHz 開始就有了，AM 更低到 500KHz！

^_^

{:soso_e113:}

xiongbindhu · 发表于 2013-6-7 11:21

超級狗发表于 2013-6-6 14:03 ! Z8 H: K4 S5 C) A; ], c$ E
樓主講的應該是有些 Stripline 或 Micro Stripline 文章中的這段話︰3 M, w# D. U, Y6 p, w5 _% B
) d: s7 _6 F/ \
Note that the figures below ...

Power Plance AC Potential要为零是不是可以这样理解，比如电源层是3.3V的，整个板子上会有很多3.3V的滤波电容（0.1uf，0.01uf），这样是不是可以近似的理解为Power Plance AC Potential为零？所以如果非要参考电源层的时候必须在该走线附近加些电容。不知道这样理解对不对？

kk_wishes · 发表于 2013-6-7 20:17

超級狗发表于 2013-6-7 00:37
" q: ^1 _4 i7 k0 |9 HFM 75MHz 開始就有了，AM 更低到 500KHz！
2 k1 i' }: F p& B" W z d* [4 ~* L) u/ s. N9 U7 ~9 H( t/ }
^_^

他问题里面没说啊

Vincent.M · 发表于 2013-6-7 22:10

参考哪一个平面是可以选择和优化的，以DDR3-1066 UDIMM Systems设计为例，若芯片内部某IO Pad参考的是电源平面，则应确保trace以power为参考面，已确保最小回流路径。

超級狗 · 发表于 2013-6-8 20:20

本帖最后由超級狗于 2013-6-8 20:21 编辑

Board Stack-Up
Freescale recommends placing all DDR signals on critical layers that are ground-referenced, which ensures the lowest impedance for the return currents and provides improved signal integrity performance.

我想大家繼續搞下去，可能連鐵框（Metal Can）也能 Reference。

超級狗 · 发表于 2013-6-8 20:35

xiongbindhu 发表于 2013-6-7 11:21
, j3 ]8 d4 Q( APower Plance AC Potential要为零是不是可以这样理解，比如电源层是3.3V的，整个板子上会有很多3.3V的滤 ...

向射頻（RF）主管請教了這個問題，他說理論上是對。但要放多少濾波電容才能達到顯著的效果，值得商榷！

{:soso_e101:}

kevin890505 · 发表于 2013-6-8 23:15

理论上只要是个平面就可以参考，哪怕是没有网络的铜皮。但是回流路径到芯片引脚附近时候，最终要回到芯片的地上，需要让这个参考平面和芯片的地形成低阻抗的交流通路，也就是加无穷大的电容。不然就会出现阻抗不连续。所以最理想的，就是直接参考一个完整的地。参考电源的话，最终的回流照样是通过去耦电容回到地的。

		自动登录	找回密码
密码			注册

亟待高手解答

EDA365欢迎您！

评分

点评

评分

浏览过的版块

推荐内容 /1