s3c6410 PCB工艺和叠层请教讨论

zxli36 · 发表于 2010-1-8 10:31

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 zxli36 于 2010-1-8 10:47 编辑

三星的s3c6410的封装是0.5mm的BGA，希望做过这个片子的同仁和感兴趣的PCB高手能讨论一下做这个片子的的最小工艺要求。我初步设想需要8层板，0.08mm的线宽/线间距。0.15mm/0.25mm的过孔，SGSGPSGS叠层。盲孔工艺。不知道是否合适？或者有其它的方案，原则是可以做，稳定可靠，基本对板子大小没有要求。希望大家多多指教。附图是封装图。

虚之乌 · 发表于 2013-11-8 21:06

好贴，Mark。都是前辈

blue822180 · 发表于 2012-5-23 23:06

zhanghx_2009 发表于 2010-3-16 11:47
我的线宽/线距均为 4mil，希望能交流，我的QQ：23427341

你设置成4废板率太高，而且即使你把所有的引脚都用上做八层板也可以了，关键你您的布局。八层板的层叠结构我就不重复了。主要是布局不同的布局需要的层数不同的，难易度也不同的

dragonou · 发表于 2012-4-25 22:23

其实我画的第一个块子就是6410，足足花了差不多一个月时间，因为之前同事layout出来的发现不稳定。幸好我这没问题。

qingtian52014 · 发表于 2012-3-5 17:31

楼上的用0.15、0.25通孔能走完6410吗。里面的线咋出来啊

dragonou · 发表于 2012-2-25 16:48

我也做了好几款，都是用六层板，全部通孔，0.15/0.25mm,性能都很稳定。

baby · 发表于 2012-2-11 09:59

要求不高6层通孔能做下

willyeing · 发表于 2011-7-8 16:58

推荐叠层结构：G-S-S-G-P-S-S-G,这样对emi很好。最好走线层是第7层。

duduchen · 发表于 2011-7-8 15:41

求助！
三星的s3c6410的封装是0.5mm的BGA，希望做过这个片子的同仁和感兴趣的PCB高手能讨论做这个片子的的最小工艺要求：
1、BGA 最小线间距&最小线宽，通孔&盲孔&埋孔的内径&外径？
2、用盲孔还是埋孔、还是盲埋并用？
3、我初步设想需要8层板，S G S P G S P S叠层，些叠层是否合理，有没更好的叠层方式？
小弟在此谢过！

wangjunchao401 · 发表于 2011-6-9 20:56

在ARM领域，基本上只要满足 DDR等长，差分线规则，一般来说两层地的叠层结构，一般只要原理图正确，PCB肯定没有问题（时钟在1G以内）

wangjunchao401 · 发表于 2011-6-9 20:52

本叠层结构采用两层地这样信号质量最高，因为ARM是低功耗，无需走电源平面线走到30MIL足以

wangjunchao401 · 发表于 2011-6-9 20:51

还有就是结构如下 S-G-S-S-G-S

wangjunchao401 · 发表于 2011-6-9 20:50

根本不需要8层板，用6层板就可以了，采用焊盘孔工艺，就是过孔打在焊盘上，线走4Mil
绝对可以的，采用8层板和盲孔成本会增加太多

bruce8949 · 发表于 2011-6-9 17:57

哈哈，一定需要盲埋孔吗？

bruce8949 · 发表于 2011-6-9 15:49

哈哈，一定需要盲埋孔吗？

		自动登录	找回密码
密码			注册

s3c6410 PCB工艺和叠层请教讨论

EDA365欢迎您！

推荐内容 /1