关于DDR同步时序噪声分析问题，请高手指教

clovep · 发表于 2017-12-16 14:25

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

最近在学习DDR同步时序噪声分析，碰到如下几个问题，望高手解答：
1.同步时序噪声中电源波形貌似只有同步噪声引起的波动，没有因PDN阻抗结合电源本身电压电流引起的电压波动部分，不知该如何参考SSN分析结果？
2.有个Choose Other Signal for DDR-SSO Simulation的设置，选择了两个Unamed的Net，不太清楚这是做什么用的。
3.对于Speed2000设置过程中的有些参数不是很清楚，Analysis Optisons中P/G and coupling options中Coupling（%）和Rise Time（ps）的设置，
个人理解Rise Time应该是Clk的上升时间，不知Coupling该如何定？
4.Analysis Options中#of Bits参数代表的是什么含义？

谢谢！

GHOST · 发表于 2017-12-16 17:00

1、个人觉得，应该是包括了的，要不就没什么意义了，或者说就不会细分出来一个Ideal仿真环境了
2、那些是DDR仿真关联的网络，类似于XNET的另一端，例如常见的端接有器件的网络，一边是网络名，另一边就是系统默认的Unamed的网络。你可以看下，一般都是端接有阻容器件的那端网络，没有正式的命名的，你说的那个一般出现在时钟端接上，后端接了RC的，你可以去找一下看下，软件估计是不会全部识别所有的DDR相关网络，有些需要自己去定义
3、个人理解是多根线间的耦合，就是你走了两根平行线，他们之间的耦合情况
4、码型，你看下下面的BIT那里，是1010的就是4，然后重复。如果是6，就可以是6个数字，然后重复那样子

		自动登录	找回密码
密码			注册

关于DDR同步时序噪声分析问题，请高手指教

EDA365欢迎您！

推荐内容 /1