cadence原理图转换成protel

在高速的PCB不嫌重，往往有很多的差分走线，差分对之间必须要保证线宽、线距、线长等满足一定的要求，这就需要对差分走线进行规则的约束设置。我们以一个实例进行差分对之间约束规则的设置：
7 u* P2 x! x* Q; O6 Z5 h 打开PCB，在菜单栏，以此打开setup->constraints->constraint manager,打开约束管理器，然后再点击electrical constraints->NET->routing->wiring,然后选中要设置差分规则的差分对（如：CS_AOUT_LN,CS_AOUT_LP），然后右键，选择create->differential pair,弹出如下图所示对话框： $ W7 y; j4 p% H% v  ^0 A
默认，然后点击create，将创建一个命名为CS_AOUT_L的差分属性。4 I4 N1 O4 s6 ?# ^$ v0 D; V: V
然后我们在electrical constraints->NET->routing->differential pair中可以看到设置的差分属性，然后需要根据自己电路板的实际情况对它进行设置：
4 b5 l: o! n. j+ `# I7 P1 H7 c" `& _0 l3 t3 j+ }9 [' M
0 {5 H3 h3 h2 O
这样，命名为CS_AOUT_L的差分对就设置好了。设置差分对还有其他的方法，这里只记录最常用的一种设置方法，而且这样设置的差分对优先级是最高的。
5 `2 h4 b) ~' B+ K在PCB中，我们可以产看设置的差分对设置情况：6 h8 u; h8 s, r) t/ E4 J" k
& M1 D. |( S) K- G

. P3 @2 Y. V, j5 L" ~9 @  y以同样的方法，可以进行其他差分对的设置。