请问大家DDR数据线如何做T型等长，同时满足50R的阻抗？

liweijie · 发表于 2012-1-13 13:09

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

      最近在弄一个6410的板子要跑800M，电路中有两个128M的DDR，网上资料说，DDR的数据线要严格等长布线，同时由于用了两篇DDR,所以要做T型等长，还要做50R的阻抗控制，但是具体PCB中如何实现，例如布局，T型等长，线的长度，和如何做50R的阻抗控制等。
      另外时钟线要严格差分等长，同时要做100R的阻抗控制。这个做100R的阻抗也是个疑问？例如时钟线要做多长？
      本人原来只画过双面板，{:soso_e113:} 大虾不要见笑，所以要请教一下，指点一下我这个菜鸟...{:soso_e183:}