找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 699|回复: 5
打印 上一主题 下一主题

为什么导入网表出错?

[复制链接]

4

主题

11

帖子

-8979

积分

未知游客(0)

积分
-8979
跳转到指定楼层
1#
发表于 2012-1-3 13:33 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟初学cadence,原理图制作好了,生成了网表之后,又制作了PCB封装,导入网表的时候却出错了,如下所示:
  l2 A/ ~! e* N6 E& Q8 j(---------------------------------------------------------------------)
- c4 G6 z1 g- M2 c0 ?5 L/ \(                                                                     ), S9 _1 s$ g# S
(    Netrev Allegro Import Logic                                      )( ~# s1 t2 c: w5 d7 D& y9 m6 S+ T
(                                                                     )
6 U. ~& V( t+ R2 f, }9 A1 \- |(    Drawing          : 10G.brd                                       )- R: E( {+ q, A) c
(    Software Version : 16.3p004                                      )+ W! s. g; ?8 b- B: S( s+ W
(    Date/Time        : Tue Jan 03 13:32:03 2012                      )# b  G2 P8 F. l7 u  l
(                                                                     )
* \( @5 U& p5 a/ k(---------------------------------------------------------------------)3 @6 @& f0 Q( Q, r' z9 p1 K" O

" N* B" d9 ~6 s# [( m
. |1 D' ~" j2 V------ Directives ------
) k! q% r# e  Q* S) {8 I$ z
+ Z0 T/ p# f+ P# P: ?3 B* NRIPUP_ETCH FALSE;/ F4 N8 A! t* Q/ p
RIPUP_SYMBOLS ALWAYS;' ~; N- @" D3 A0 {4 V# j! U
Missing symbol has error FALSE;$ @4 W$ w( y- X
SCHEMATIC_DIRECTORY 'F:/公用盘/电路原理图-20120102';; r1 m( L' p* ]: w
BOARD_DIRECTORY '';
8 _+ ~3 ~9 k- R' y. `# Q" O5 sOLD_BOARD_NAME 'F:/公用盘/封装库/10G.brd';
1 X/ g7 t9 N+ h+ ~" y" W' V, h8 GNEW_BOARD_NAME 'F:/公用盘/封装库/10G.brd';8 ?$ A$ ~+ r. u6 E# }1 U

- Y$ j$ s0 J8 U; i0 v; F! ZCmdLine: netrev -$ -i F:/公用盘/电路原理图-20120102 -y 1 F:/公用盘/封装库/#Taaaaaa00560.tmp$ M) ?4 Y6 |8 S4 Q$ ]

& G( N( b# \% M# ]7 s------ Preparing to read pst files ------
6 w3 e) V- f* @
; p' s) _9 H3 v: C
) Z! Y. G. A9 m+ z; I#1   ERROR(24) File not found2 a# \/ M! W) t% X) \
     Packager files not found
* W- q; e7 [0 ~2 ?- C' W( x5 h% V: b9 M1 U! l) v9 L
#2   ERROR(102) Run stopped because errors were detected: e6 t5 A9 g$ n0 p8 h
$ ^6 s8 w  f1 n1 ^
netrev run on Jan 3 13:32:03 20122 F3 x- ~! g' k4 ], y" `( {

7 @7 R' ^0 B0 ?3 f: @( W& v" F. n8 Y   COMPILE 'logic'
9 D3 _' s# j/ c   CHECK_PIN_NAMES OFF2 Z: O! u* w/ K+ {% ^
   CROSS_REFERENCE OFF# p4 f# K& N4 F9 e6 F. ~7 T5 q
   FEEDBACK OFF
: u1 E: v, j" ^, D   INCREMENTAL OFF
, h4 l% n, ?- \/ M   INTERFACE_TYPE PHYSICAL
# I( I( o8 C$ t- V! s/ F. e' N   MAX_ERRORS 500
) q# {- ?7 ~, I- b  ~% b$ h   MERGE_MINIMUM 5- N  W- e0 _( H+ z
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
$ e6 f3 F5 u: W. ?2 |- }5 q6 R   NET_NAME_LENGTH 240 x2 v: Y! }6 C5 @! u$ R
   OVERSIGHTS ON% n+ ?# r( V. C( h* L  h- t% ]- Y1 R
   REPLACE_CHECK OFF
7 D0 F& r/ L& \% T. j   SINGLE_NODE_NETS ON
7 h- N# C8 j4 x0 s( |2 j, ~$ i: H   SPLIT_MINIMUM 01 Y( U" q8 ^$ J
   SUPPRESS   20
9 u7 n! Z- O7 s2 A$ [9 _( X# C* h7 C: w   WARNINGS ON& ^; I8 x& }8 l  v% W
. g; R2 n* c; ]0 c$ f8 Q' }  k
  2 errors detected. {8 H* Y( K9 F% [8 i8 I1 ~
No oversight detected
# U& [" a% O4 n8 i! Z) S* ]% \0 o No warning detected: P: Z& f0 |8 |! }
7 K9 \/ s3 b1 ?  ?% `, c; X3 h$ M6 R
cpu time      0:00:40- Z1 i; }! o: @* R6 Z" B1 @
elapsed time  0:00:00: O$ m, M/ c5 {7 Y/ t6 `0 z
不知道什么原因,修改了一下封装库的路径什么的也没用。请各位大侠指教一下啊,感激不尽啊!
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

4

主题

11

帖子

-8979

积分

未知游客(0)

积分
-8979
2#
 楼主| 发表于 2012-1-3 13:51 | 只看该作者

4

主题

11

帖子

-8979

积分

未知游客(0)

积分
-8979
3#
 楼主| 发表于 2012-1-3 14:24 | 只看该作者
刚刚修改了一下路径,可以导入网表了,可是导入之后点击PLACE——manually,再选中元件,点击QUICK  VIEW,看不到元件。请问该怎么导入PCB封装库呢?烦请各位大哥大姐不吝赐教!

47

主题

1565

帖子

6095

积分

版务助理

Rank: 6Rank: 6

积分
6095
4#
发表于 2012-1-3 14:27 | 只看该作者
1、修改了路径后有没有重新指定路径?
* {; \* e: ?) r9 T* u7 t9 K9 w* D2、最好用英文目录

4

主题

11

帖子

-8979

积分

未知游客(0)

积分
-8979
5#
 楼主| 发表于 2012-1-3 17:39 | 只看该作者
浪里白条 发表于 2012-1-3 14:24
7 H3 P) M& H  K1 B刚刚修改了一下路径,可以导入网表了,可是导入之后点击PLACE——manually,再选中元件,点击QUICK  VIEW, ...
; s( g0 U7 F- n* _# l& ^
修改了之后重新制定了路径,为什么PCB封装跟原理图封装不能对应呢?这是为啥啊?是不是要把原理图里面的芯片的FOOTPRINT这一项设置的跟PCB封装里的一样就行啊?

4

主题

11

帖子

-8979

积分

未知游客(0)

积分
-8979
6#
 楼主| 发表于 2012-1-3 17:57 | 只看该作者
superlish 发表于 2012-1-3 14:27 , J7 I0 l9 H0 L2 `$ G0 B
1、修改了路径后有没有重新指定路径?7 }" }% h! }+ G
2、最好用英文目录

! r4 e+ x3 D/ v5 _- {修改了之后重新制定了路径,为什么PCB封装跟原理图封装不能对应呢?这是为啥啊?是不是要把原理图里面的芯片的FOOTPRINT这一项设置的跟PCB封装里的一样就行啊?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-16 14:31 , Processed in 0.058095 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表