找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1158|回复: 2
打印 上一主题 下一主题

还是位号错乱问题!

[复制链接]

184

主题

3098

帖子

1万

积分

EDA365版主(50)

Rank: 5

积分
10728
跳转到指定楼层
1#
发表于 2011-10-13 00:05 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
这个并不是orcad的“专利”,concept HDL也有同样的问题,问题表现为如果原理图有两个器件是完全一样的(软件自动合成DEVICE 所需要的属性值,也就是组合成PART Number所需要的符号名、封装名、值、容差完全相同的话,在原理图交换两个器件的位号,导入pcb中两个器件的位号和位置都不变,仅仅变更网络连接,pcb就会乱七八糟的。理论上只要每个器件的合成属性PART Number各不相同,那么交换了位号后pcb也是不会乱的,但是我没找到控制合成PART Number属性的地方,即无法通过人为的方式使得完全一样的器件拥有不同的PART Number属性值,注意,orcad中每个器件有个独一无二的id——Name,但是它没有像dxdesigner那样利用这个id
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

3

主题

768

帖子

4378

积分

EDA365版主(50)

Rank: 5

积分
4378
2#
发表于 2011-10-13 13:19 | 只看该作者
CONCEPT HDL是用PATH作为这个ID的
$ j- ~& f7 ~, n( `8 ]4 [7 a7 Y/ K6 z9 v; V5 K6 I7 L$ \
设计原理图一定要规范,,否则后面PCB设计会疯掉的……
& U7 X2 g9 T3 j" b% A: O: y; s& W# N) K
切记……
/ Y4 O; ~) H- q6 ^+ U% W* h

, q; V9 @' U" F6 q4 R+ b3 M{:soso_e112:}
Q:23275798
Concept+Allegro         8年
Protel99se                   9年
Capture+Allegro          3年
Pads                            1年

184

主题

3098

帖子

1万

积分

EDA365版主(50)

Rank: 5

积分
10728
3#
 楼主| 发表于 2011-10-13 14:24 | 只看该作者
flyingc381 发表于 2011-10-13 13:19
# R! B* Z# G: k" S  T. G. vCONCEPT HDL是用PATH作为这个ID的! S  Y3 ]5 J& }( U6 x5 T3 j
* h  R  R( D& ~5 E. T! A& e7 T
设计原理图一定要规范,,否则后面PCB设计会疯掉的……

: c) v+ p+ V0 z: W6 X2 v6 J很多板子涉及后加工问题,一张原理图原先是按照顺序编号的,但是后期加工修改,需要删除一些东西又要加入一些东西,改动比较大的话元器件的编号会变得很乱,如果想重新按顺序编号(不是在pcb中重新编号再反标回来,这个不能做到按原理图顺序编号),恳请问下有什么好的方法吗。, c, `7 S( n7 n
如果重新设计一张图纸和板子,是能够做到“规范”的,但是,对于一块修改的板子,不可能全部重新布线,allegro这个问题挺恼火的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 22:39 , Processed in 0.078077 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表