请问如何在allegro里放置测试点啊？

coyoo · 发表于 2011-8-20 14:54

您需要登录才可以下载或查看，没有帐号？注册

x

就是不用修改原理图，而直接在pcb上放置需要的test points，并且分配不同的nets

freeren · 发表于 2011-8-24 11:11

将TP做成VIA模式，通过天枰，将其添加

coyoo · 发表于 2011-8-25 09:24

freeren 发表于 2011-8-24 11:11 % b$ w2 I; h+ g& Y9 ]6 O
将TP做成VIA模式，通过天枰，将其添加

多谢！

第一步：把TP做成VIA------已经完成；
第二步：通过天枰添加-----不知如何进行？（啥是天枰？），能给出具体步骤吗？

minger2008 · 发表于 2011-8-25 12:14

本帖最后由 minger2008 于 2011-8-25 12:14 编辑

setup\constraints...

freeren · 发表于 2011-8-25 13:15

coyoo 发表于 2011-8-25 09:24
, X# l! d/ f4 f4 e* J ~5 B) f1 ?多谢！0 ?( f/ g; i2 \
4 _# F* D% Y# A: m4 s. Q( ~2 V
第一步：把TP做成VIA------已经完成；

就是在约束里，像添加VIA一样，将其添加。

coyoo · 发表于 2011-8-26 08:58

freeren 发表于 2011-8-25 13:15 * H4 c$ I/ j+ I. }4 i
就是在约束里，像添加VIA一样，将其添加。

不能像place元件那样添加吗？

freeren · 发表于 2011-8-26 10:22

coyoo 发表于 2011-8-26 08:58 1 r {, n. H! p7 J2 u3 {! G4 B( ?
不能像place元件那样添加吗？

汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

coyoo · 发表于 2011-8-27 09:14

本帖最后由 coyoo 于 2011-8-27 09:17 编辑

freeren 发表于 2011-8-26 10:22 - Q0 z- n8 M6 s; p6 O
汗，这样添加不是更方便，又不需要修改原理图，不正合你意！

还是不太明白
难道是修改这个：

freeren · 发表于 2011-8-29 10:37

coyoo 发表于 2011-8-27 09:14 1 h/ f7 x- s: {$ Z
还是不太明白
& p" g3 `* d5 Z1 X3 q* b# i; \4 y难道是修改这个：

如下图，添加

freeren · 发表于 2011-8-29 10:39

coyoo 发表于 2011-8-27 09:14 : [( S7 a; I( t5 `) Y
还是不太明白! |" [9 b1 H9 O- i+ ^ U! Y6 J$ R
难道是修改这个：

如下图，添加

		自动登录	找回密码
密码			注册

推荐内容 /1