找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1484|回复: 3
打印 上一主题 下一主题

[仿真讨论] 急问关于接插件附近反射的问题请教

[复制链接]

2

主题

16

帖子

-8967

积分

未知游客(0)

积分
-8967
跳转到指定楼层
1#
发表于 2011-12-30 10:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位好:
2 v4 Y: ]! R/ d& f3 D       小弟想请教一个关于以太网中的一个问题:现在有一块以太网PCB板,该部分由CPU+PHY(单口百兆)+隔变+RJ45组成(带外网管口),分为扣板和主盘,扣板上有CPU+PHY+隔变+RJ45,然后在扣板的隔变上跟PHY的同一侧通过2.54mm的连接器连接到主盘上的隔变+RJ45,现在只焊接CPU+PHY+隔变(主盘)+RJ45(主盘),扣板上的隔变+RJ45不焊接,通过主盘上的RJ45用示波器测试百兆信号的眼图发现眼图有严重的塌陷,压模板情况很严重,通过ping CPU发现有丢包的现象出现,我怀疑是2.54mm的连接器附近阻抗不匹配引起了反射导致信号眼图塌陷蜕化。0 q9 o. ?4 Q! W3 n2 N' |' ~: n3 |
    现在想请问:1、是否是因为反射引起的?$ D% j' ?1 Y* r  a( V0 [( ]
                         2、如果是由于在连接器附近的反射引起的,需要在扣板的连接器(2对差分线)附近做RC或者R到地的匹配吗?
/ o" S2 T& _+ p/ E& D这里高手很多,想请教下高手遇到此问题该怎么解决为好?非常感谢!
' H! i9 `. H% @7 W' k( p                  
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!

55

主题

951

帖子

2740

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
2740
2#
发表于 2011-12-30 13:14 | 只看该作者
1)2.54mm接插件过100ohm差分,阻抗失配是肯定的; g' ?2 C5 m, V8 _2 ~2 y
2)眼图塌陷也可能和100base-t的驱动模式有关,如果有相关寄存器,调整试试
% {' d% p) A, }% X* d6 ]2 X3)bob smith匹配有没有加9 H! g, _# E& G3 u) G# J) |
4)phy端的基准源的偏置电阻微调8 ~% i9 s5 i3 C$ M2 S/ S9 s. m
定位的方法:) W# N0 p' m6 B  V
1)CPU+PHY+隔变+RJ45全用扣板上的,在信号不过接插件的情况下,进行100base-t测试,看是还出现压模板
8 Y6 H, S' f3 O* a! `' i2)既然有做隔变和RJ45的兼容设计,stub如何处理,是否得当

评分

参与人数 1贡献 +10 收起 理由
shark4685 + 10 很给力!

查看全部评分

sagarmatha

2

主题

16

帖子

-8967

积分

未知游客(0)

积分
-8967
3#
 楼主| 发表于 2011-12-30 16:35 | 只看该作者
首先很感谢forevercgh的耐心解答,小弟表示由衷的感谢!
4 i: j! g: k' V2 C9 `1 g, V对于版主提出的几个问题,我还想继续提个问:( q0 z, D0 s3 ~! d; w
(2)中所说的100base-t的驱动模式具体指的是?一般会在PHY的什么寄存器里设置?$ l% y- ~* ~. M+ O) W, J( [# }+ p' O9 C2 h
(3)Bob-smith匹配有加;0 r  R: H! d5 C9 x$ B8 I% h
(4)PHY端的基准源的偏置电阻指的是那个精密的下拉到地的电阻吗?
* \  k: ^$ i, y) |+ V
& Q' s9 U1 m2 b$ B, ^对于定位我已经做了如下实验:
9 u/ A2 Z3 a' ?: t# Q7 a(1)不经过接插件,只在扣板上焊接隔变和RJ45,并将隔变与接插件的走线隔断,不留STUB;+ T$ S  g7 [" Z  v
(2)在扣板上直接从PHY出来的差分线飞到下面的隔变,扣板上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;* q0 y5 O+ O4 F) n8 q7 U
(3)在扣板上直接从隔变出来的差分线飞到下面的RJ45,主盘上的隔变不焊接,并将隔变与接插件的走线隔断,不留STUB;
# j6 R8 _6 l% T* z# b1 g& b    以上三个实验测试眼图发现均可以通过,虽然有极少部分压模板,但是没有出现塌陷的情况。但是只要经过接插件眼图就有很严重的蜕化现象。所以我怀疑问题就出现在接插件上。
* i% [$ d7 I/ a  U& o0 Q& A' g$ ~    我在扣板的接插件2对差分线上分别做了以下实验:- V! |$ L( u. y6 p
(1)并49.9欧电阻+10pf电容到地;阻值从47逐渐变换到82欧
9 C4 o6 O8 Y9 `# {5 R- }% R% O(2)只并10pf电容;
6 G7 j9 G6 Y: p  K( o) S(3)只并5pf电容;5 G2 P7 t0 t* S# a
(4)并47欧-100欧电阻;
( H) S- `, K4 B* Q" N    以上四个实验中,只有实验一的49.9欧+10pf眼图可以通过,ping包也不会出现丢包的情况;其他的实验均未解决该问题;实验(4)中的并电阻到地可以改善眼图的塌陷情况,但是信号幅值减小了很多,随着电阻阻值的增大幅值有所增大;
  c5 r# I! c0 n) N5 m  @    这就是我今天做的一些实验,不知道有没有说服力,还请高手指点!非常感谢!! t1 k/ B8 [9 W

13

主题

273

帖子

230

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
230
4#
发表于 2012-1-9 10:11 | 只看该作者
可以试试:主板phy后面加两个0欧电阻,一个到主板隔变TR,另一个到连接器,用哪个RJ45就焊接哪个电阻,另一个电阻断开。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-4-18 07:30 , Processed in 0.060217 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表