|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
/ b% P8 f1 g+ \1 }; k" h1 L文 | 姜杰# a3 [; C& ^( P+ q0 r/ U" I5 k
" E) W* M4 E: ?9 Q4 A4 U4 x L: X- d9 R1 b
不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
& i% S% n9 R; P" s5 ?![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。3 |5 N5 z6 M q3 D, D
![]() 供电模块VRM与用电端SINK的相对位置如下。
+ [/ O8 g4 d0 M' l g
# ^' r; R; F3 C, A! }![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。8 i1 e7 `0 M" d. F& M
; q0 p* }% a( } {- B2 S. w7 h0 k
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！# \; q! S3 S, V% k' Q& o0 H
2 T! T+ R9 Y) E! V![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。4 K2 C. U+ d- ~! n7 y
- z, ]( m8 w! V8 H0 S1 T+ m
1 f' f4 J, g( a
# F, V2 L1 R7 c大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
* \+ u0 T, r4 k( S![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。2 e9 T0 ?5 v6 {2 e' ]3 a5 S2 ^
6 T7 ?, \, K i
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。! y. Q3 l2 @+ c" e3 q
0 j5 g* o* a$ U8 o
![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。6 E6 ]5 c, U# L# F
7 ?: T% l3 q% t& I) y5 G![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？
$ h$ E) A$ v+ b; e8 \5 _, X3 ]. ~: J7 ^+ A9 G- Y
& O- F z! {% A3 Y+ B7 M% _3 F- f, I [6 U$ a$ g! R G
不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
: w$ L4 P0 @9 Q" b0 C( F/ m# r![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。, y4 D( F/ ?! X# r, n
: J& {2 S. b+ o8 A7 k
![]() 6 w. L/ q3 k5 ]6 K |. H2 m
2 M# J' L% s: D9 t. Q! d— end —' N6 J/ d# z; O, t) ]4 Y
8 |: B* u6 {# k. c' V本期提问* s8 @. |7 _9 x
5 Y0 c6 N7 G3 @0 r
保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
# w, F* W7 Z D, K3 _9 |7 g![]() ! P7 M% j2 q+ Z+ V& n) J
4 R0 P6 b# n1 O( E
! e7 S" I! H6 e9 |9 l, ~4 @& B. I2 d, z: }2 p3 t. r+ ~% c
$ u" s: d& b. U9 e* X
9 p$ b( `6 b* ~$ n% {( W7 W7 f' p# H w/ K
4 ]* u: H1 b- c/ {
————你可能错过的往期干货————' S% ]2 q0 O& B1 I2 J
' d7 ~* T3 @- f![]() 没空间啦，我能不往板边走线吗！2 F& G* t' q9 c6 _3 V+ S
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！
0 T3 G3 t- x( B& y$ z! Y2 r* O$ ~! \5 Y! {6 B0 N
$ z+ @+ [7 z9 O回复数字获取往期文章。（向上滑阅览）0 `0 ^+ W8 U2 [4 K) l# S$ k6 n) P
& a8 {# k7 D% i' k9 u! ?回复36→高速串行之S参数系列
' Z0 D) ~7 x. R' T+ n. f& d t/ q回复35→高速串行之编码系列 i9 h( X" c5 a. Z: @
回复34→高速串行之S参数-连接器系列8 t$ }& y% |5 ?3 g; F
回复33→高速串行简史系列
7 x7 m% \/ B+ H5 x- _* `回复32→电源系列（下）% n. o6 R4 [- i9 V
回复31→电源系列（上）
5 z5 O# o; O' B, d- Z/ V/ d6 U6 s回复30→DDR系列（下）0 [9 x+ q U& L
回复29→DDR系列（上）
$ t5 N, a4 u: }' Y回复28→层叠系列（下）
. b2 V7 l' t* j& w3 K% t8 T. i回复27→层叠系列（上）
$ j* l( _* V+ |" w0 a# n+ E/ E回复26→拓扑和端接系列（下）
" P* T( L0 z( L( h3 x. K回复25→拓扑和端接系列（上）7 j: o E! I6 r) e
回复24→反射详解系列文章
. U: V* l: O; s5 c7 ?3 m回复23→阻抗系列（下）
$ D4 J0 z/ F! o+ t% q! v8 O7 T回复22→阻抗系列（中）. }6 ~! K9 j# ?1 t, b
回复21→阻抗系列（上）
- o- r* ?. V. f4 D1 ]: O4 b- a回复20→绕线与时序
6 a( v: p3 @! D$ U+ @回复19→SERDES与CDR系列
* G& b1 U+ c, I0 {9 p0 c回复18→既等长，为何不等时系列
# A0 Q# F- T% B, w回复17→cadence等长处理&规则设置
) ~6 E5 a: A! Q! G回复16→DDR时序学习笔记系列
3 ~6 S& G7 X) ^) `, |回复15→串行系列5 J0 N* f6 Y( x+ e/ q3 y- B
回复14→DDR信号完整性仿真介绍系列) C2 F& [9 d2 u" Y
回复13→PCB设计技巧分享一二2 |8 w$ r* R2 W# i- M
回复12→高速设计三座大山% u" t6 ~9 m! l
回复11→PCB设计十大误区-绕不完的等长系列
& i- P8 e+ y7 ^. b回复10→PCB设计十大误区三9 f8 }7 d N ^5 O/ }2 @7 J
回复09→DDRX系列* h$ w: q* i/ t) P
回复08→高速串行系列& W3 z2 {3 z! j5 ?: s0 \
回复07→设计先生之回流设计系列2 \1 L! O" c' y# q0 D0 d
回复06→略谈Allegro Pcb Design 小技巧
9 j" \1 W' q# j! N0 h# P N$ Z* D7 E回复05→PCB设计十大误区一二
4 ^! d% Q: S' _& o$ h回复04→微带线系列
2 B& t. N$ Y/ h回复03→抽丝剥茧系列, Y3 j7 p, _2 _. ?- V
回复02→串扰探秘系列
' M3 n, e, K* `2 I回复01→案例分享系列+ m' v& o) C% B3 G% g# @
![]() $ J( {& p) c1 ^: H
; i' [" K% }4 o ~, Y+ ~) J \, z( }觉得内容还不错的话，给我点个“在看”呗; ] M# Z0 v- E+ ^: A. \
" Z9 Y$ X1 _ W7 D% |( s
![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！