EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生, b; c _1 x4 T5 ?
文 | 姜杰
( S. ^5 i; U+ Q( p7 F
: Y# z# b9 F0 j7 {
" y4 j( l+ g7 J9 E( j$ w6 {& l不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
5 w% O" I0 X# b![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。2 a* Z+ y+ C( A
![]() 供电模块VRM与用电端SINK的相对位置如下。0 n; ]9 c+ i0 Z* s/ h
6 w& P- ^) s0 f6 }% A
![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。
/ J7 P/ E- K/ A% S% e+ e# E. R3 W4 j; N% a( W0 \- u
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！3 B2 l5 Z- }, q. Z+ Z$ W1 p" S; Z
. L: d. n, [' a![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。
# ~ ^2 G1 R, R# K3 ~9 T& I
5 K( Y. E# q. U
: L/ v9 H& D4 B# D
1 E7 o' }, M# r大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。6 f. a' e& h9 p% |& @' d) Z4 [% I
![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。/ Q& Z( D; @; i: ^4 i4 X
n: z" n; p5 y$ ^+ e( g h( Q
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
# m1 G% m2 Q0 _. w) x0 n1 g I, x% p# S
![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
1 m+ X- y( ]3 K1 s! e5 ^+ }6 S7 }% z: H1 H
![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？7 x) [# O, U$ O4 C+ ]. U+ ]
+ q8 {6 v" |# {2 u* n3 [* W# [' Y
9 g4 F) m# X& B7 d+ H' S% R2 `% U4 q% |8 a! I
不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。; ^% q" [0 P8 z( J! ]- q" U
![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。3 H5 j- T+ Z$ }2 X: D* w
$ r# h4 G% K2 k7 {) |( m" @6 i+ W![]()
5 z+ X; ?! u7 p+ t2 [) Q2 K6 M* g$ _$ I$ R% p
— end —9 |8 l4 g2 p: b6 I
4 }- V# j& c: V# C- H$ D0 V# W本期提问. V1 L& t8 V5 _! v# n4 q" G
5 ?! r* v( j2 @
保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
( C: o" X: i/ x+ L3 z4 H1 S) L![]()
! ~1 g/ e- Q7 c, n: ]
- Q a- K- t- R9 A" ^7 w' X# \5 ]/ w5 Q
+ P- B- L% H# m2 z3 D& m- o
+ H T8 _' }$ O6 P3 I% {( |& b. C2 L- a) l
3 D; k. X, p! I4 ?& u, j* P
* x9 b/ Q: o; c% u
" Y' W9 A0 N8 c————你可能错过的往期干货————
# y- k2 V) _" m; z1 e3 `# I4 `0 }
![]() 没空间啦，我能不往板边走线吗！
$ [- [# |3 L. N![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！- d' n$ C# @, K, s; i- @& g
- Y+ }& W# @+ h2 |
4 a* Q5 R6 e; b5 N$ O回复数字获取往期文章。（向上滑阅览）
) n$ n# `4 w) r) D u( u D' M1 K/ G) F% l; p: g# v+ C& r
回复36→高速串行之S参数系列
4 X7 \8 u+ J7 o8 F3 F回复35→高速串行之编码系列: o- [3 v" w" [$ \/ B
回复34→高速串行之S参数-连接器系列
& `/ d: q+ ~% }2 v8 o回复33→高速串行简史系列+ ?" t6 b1 T9 x2 N) p7 J9 e
回复32→电源系列（下）+ G$ ]: j+ [2 ~3 j
回复31→电源系列（上）
3 C4 e1 z( p, @! h5 I* W回复30→DDR系列（下）, N4 x0 h$ Y% T/ Q3 L1 |. `! N
回复29→DDR系列（上）. ?3 M# W8 J; K! U
回复28→层叠系列（下） e% a) [- M3 O. q: b/ L* k
回复27→层叠系列（上）
4 `. Z: j0 P; V$ y; p" `回复26→拓扑和端接系列（下）: m. e, h) ~/ @2 o' x
回复25→拓扑和端接系列（上）
% k* J( h! J* T1 L回复24→反射详解系列文章
! G/ q0 f3 Y+ }- ` S8 P; D, L4 v回复23→阻抗系列（下）
4 ?0 I: m* X: J, \4 O$ x回复22→阻抗系列（中）9 u2 _3 G: A: ?; X# B
回复21→阻抗系列（上）6 w% T* U0 \9 o% `4 V. s. B8 \- v
回复20→绕线与时序
- e7 O, \% z& {, R- U4 ~回复19→SERDES与CDR系列/ y, {( _" v7 u7 y) L( w! H$ h
回复18→既等长，为何不等时系列
7 i: t6 J1 i9 L6 i) ~2 H回复17→cadence等长处理&规则设置9 a U& Z$ y% I
回复16→DDR时序学习笔记系列" a! Z# k% |# p) `' ~( {
回复15→串行系列: _# ]7 v# } D7 `8 E
回复14→DDR信号完整性仿真介绍系列
/ @; ~0 p7 ?; h. D9 I# L2 T9 \9 D回复13→PCB设计技巧分享一二5 R. _: B2 u2 c. m; i2 o
回复12→高速设计三座大山
6 r; |' w4 K. a) ^7 F回复11→PCB设计十大误区-绕不完的等长系列# K3 t9 T& Z7 J8 X1 f
回复10→PCB设计十大误区三+ q% [7 ]$ j$ B+ c; r& ^
回复09→DDRX系列
/ L4 g P$ f. U5 y回复08→高速串行系列
5 [% u0 j+ X8 V: u回复07→设计先生之回流设计系列
* f* L* t1 f( w( g) n& t回复06→略谈Allegro Pcb Design 小技巧: g( W; Y, I' f# X
回复05→PCB设计十大误区一二! f0 Z" p# ]5 e) C3 f
回复04→微带线系列5 ]$ }' F8 e+ u( e6 ?
回复03→抽丝剥茧系列1 L8 l5 X W0 q9 O- O1 U' q
回复02→串扰探秘系列
" j' |2 G1 a( Y* q6 {回复01→案例分享系列
$ r! _% g; d% v* r![]() ; s+ ]+ _; t8 q. J# y1 T: d) k
/ w" x( P% o' W觉得内容还不错的话，给我点个“在看”呗
2 H" J% N6 f4 L; G% e) o
V7 e( J! K" r: F% n! Q![]() | 
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！