ESD测试时的下拉问题

故城往事 · 发表于 2018-4-9 13:51

您需要登录才可以下载或查看，没有帐号？注册

x

在进行ESD测试时，USB接口ID pin在每枪都会被下拉到地，之前推测可能与TVS管相关，但是去掉TVS管仍然存在这个问题，下拉到地的原因是什么？（其实测试的时候如果ESD设备和示波器共地的话，也可以看到这个下拉）

dqwuf2008 · 发表于 2018-4-9 14:12

贴个原理图上来看看吧

car13 · 发表于 2018-4-9 14:19

ID PIN般都是有个上拉电阻增强上拉能功能吧？

故城往事 · 发表于 2018-4-9 14:42

car13 发表于 2018-4-9 14:192 V8 _9 P& F0 e* V$ X
ID PIN般都是有个上拉电阻增强上拉能功能吧？

主要想了解下下拉的原因是什么？

故城往事 · 发表于 2018-4-9 14:43

dqwuf2008 发表于 2018-4-9 14:12
' u! U8 h3 ?8 P% R! {- p0 S贴个原理图上来看看吧

原理图应该是BB端USB接口直通，没有其余电路，

1293105499 · 发表于 2018-4-10 10:10

还真不知道

1293105499 · 发表于 2018-4-10 10:10

还真不知奥

czxjuren · 发表于 2018-4-10 11:52

esd 测试的时，静电枪电荷到达USB的接口ID pin后会通过GND形成回路，所以会下拉到地

zltwin · 发表于 2018-4-10 13:24

学习下

car13 · 发表于 2018-4-10 14:53

应该没理由，就以一个普通IO口接个10K上拉电阻来说都没理由能用静电打下来，除非电路设计不合理

xiaowenwu1989 · 发表于 2018-4-19 14:38

路过

故城往事 · 发表于 2018-4-19 16:02

目前已经确认是静电打入时造成芯片的干扰问题

		自动登录	找回密码
密码			注册

推荐内容 /1