ALLEGRO层问题

wgy596 · 发表于 2009-2-4 18:18

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我们平时画板子的时候需要打开哪些层?
ASSEMBLY_TOP和SILK_TOP,哪个在做板子的时候不能压着管脚
我们出板子的时候哪个是要出的

袁荣盛 · 发表于 2009-2-4 20:15

根据个人习惯各不一样
画板子时基本要打开PIN VIA ETCH等等
silkscreen_Top层不能压到PIN
出板子时哪些需要出请到论坛搜搜出Gerber时的层设置（偷懒了呵呵）

wgy596 · 发表于 2009-2-4 21:53

谢谢楼上哈,出Gerber时我感觉有些人没有出silk_TOP这层啊,如果是用ASSEMBLY_TOP的话又都被芯片盖住了.

wgy596 · 发表于 2009-2-4 21:53

那么这样出的gerber是不是不行啊

袁荣盛 · 发表于 2009-2-4 22:16

其实完全时看你封装是怎么做的
比如你把丝印做在了Assembly_Top层你出gerber时也将错就错用Assembly_Top了，当然这是不可取的
重要的不是你需要出那些层，而是你需要哪些信息，这些信息又在哪些层上！！！
如果封装层设计都正确的话，出Silkscreen_Top子层（Board Geometry层、Package Geometry层、Ref Dev层）就OK了

		自动登录	找回密码
密码			注册

ALLEGRO层问题

EDA365欢迎您！

推荐内容 /1