|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：# _# f' k, X; x* n: c
1，命名规范；7 x3 k, g1 ?; K
2，文件头规范；
0 c9 c8 |- v3 G7 f0 u0 y 3，注释规范；
4 b) L3 N2 }+ o% J% n 4，编码风格；
) ?, a; C+ O O 5，DFT要求；# V5 s& H# U( g5 T% J4 |/ @
6，仿真要求；! z; h! [! u# C+ a4 d4 J( r+ n
7，STA要求；% n) T' t' }2 G1 i' o. g
8，综合要求；
: E3 f6 k7 t# } o- Y* j 好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。- p: m$ l8 k9 O& T/ J& o. a" ~
$ w; r, \: b* d- h" U
$ I! M1 c8 s: G6 u" u# ~$ l6 Y+ B
|
|
/1 
发表于 2016-5-10 14:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
