求教理论解释

mzsuper · 发表于 2008-3-27 00:44

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

PCB 板上线条接有源端串接电阻40W(红色)、无源端串联端接电阻(蓝色)负载端不同的电压信号
能有人帮我从理论上解释为什么会产生这个结果（波形）

forevercgh · 发表于 2008-3-27 08:12

首先纠正LZ问题中的错误。
左边logic gate我们叫做源端，输出端或者驱动端
右边logic gate我们叫做接收端或者负载端，而不是无源端，无源器件指电阻，电容等passive器件。
源端输出电阻Rout：10ohm
源端串接电阻Rs：40ohm
传输线characteristic impedance Zo：50ohm
输入端阻抗可以看作无穷大

对于串联端接应该满足 Rout+Rs=Zo

你给的waveform显然是串联端接之前的波形，由于驱动端和传输线的impedance mismatch，信号的不断反射形成振铃效应。具体理论计算可以参考“格型图”（线性负载，线性信号源）...

forevercgh · 发表于 2008-3-27 08:16

Series Trace Termination

那一剑 · 发表于 2008-3-27 08:32

版主解答得很精彩！

xhymsg · 发表于 2008-3-27 09:26

原帖由 forevercgh 于 2008-3-27 08:12 发表 6 D4 [1 [- f% j6 T1 n( E
首先纠正LZ问题中的错误。
. @# Z, g' y& p8 X( F左边logic gate我们叫做源端，输出端或者驱动端
8 O0 z7 y W( `0 w% ^右边logic gate我们叫做接收端或者负载端，而不是无源端，无源器件指电阻，电容等passive器件。$ s/ C1 I9 b9 `
源端输出电阻Rout：10ohm
1 Y" A6 D* t2 W- C d) x源端串接电阻 ...

PERFECT

mengzhuhao · 发表于 2008-3-27 19:44

原帖由 forevercgh 于 2008-3-27 08:12 发表
% Z: t, r4 q. P$ o" B3 c首先纠正LZ问题中的错误。# D# B6 k, J6 ?, }0 [; L
左边logic gate我们叫做源端，输出端或者驱动端$ P* A# D0 R3 c; ]+ ]
右边logic gate我们叫做接收端或者负载端，而不是无源端，无源器件指电阻，电容等passive器件。
2 ]3 r/ b0 d5 j j" o源端输出电阻Rout：10ohm
1 n1 J; r; a* q$ ^- c, O$ O源端串接电阻 ...

是不是这样理解
源端的阻抗系数是（40-50）/(40+50)=-0.11
远端的阻抗系数是1
这样说来就是源端与源端没有一个是阻抗匹配了？所以来回震荡直到稳定为止？

如果源端那连接一个50欧姆的无源电阻是不是就起到了在源端的阻抗匹配呢？（暂不考虑内阻）
这样震荡返回的反射波就源端被吸收掉了

或者远端接一个50欧姆对返回路径
那么在远端反射波被吸收掉就不会在反射回去了

【一起讨论一下吧】

forevercgh · 发表于 2008-3-28 09:00

我们应该注意到这么一个问题
源端电阻的是应该尽可能的靠近驱动端放置，这样是为了实现Rout+Rs=Zo。
这样驱动端波形在进入传输线之前被Rout+Rs分担一半，那么经过传输线到达接收端的信号就是总强度的一半，由于接收端开路，那么此时的反射系数是+1，也就是这一半的强度完全反射，加上到达接收端的一半信号强度，刚好是整个信号强度。反射回来的一半信号强度在经过Rout+Rs被衰减到零（几乎）。

long.yang · 发表于 2008-3-28 15:17

原帖由 forevercgh 于 2008-3-27 08:12 发表 6 o5 J. H S4 B' I3 A
首先纠正LZ问题中的错误。
; Y& ?7 B# ~- G8 g. \4 t2 ]左边logic gate我们叫做源端，输出端或者驱动端 r. j. j% V7 v. u
右边logic gate我们叫做接收端或者负载端，而不是无源端，无源器件指电阻，电容等passive器件。) `. _: s9 B; d. d& o& r( U& Q" v
源端输出电阻Rout：10ohm! k. J! V* F' z0 a8 b" H! \4 J4 }% B' _1 L
源端串接电阻 ...

我觉得Forevercgh同学说的不是很正确。由于前面10欧姆和40欧姆都小于传输线的特性阻抗50欧姆，所以如果这个测量是在串联前，那么第一个ring的值应该小于1v，而不是大于1v。而正好由于后面receiver的输入阻抗很大(一般receiver可以看作一个电容)，第一个ring会大于1V。所以我觉得LZ测量的地方没有错，就是他图上标识的地方。
另外，根据多个rings之间的距离，可以算出传输线的长度。这些ring的个数，其实还应该和传输线长度有关。如果传输线长度设计合适，可能只需要1，2个ring，就基本得到稳定的1V电压

thidxjtu · 发表于 2008-3-28 18:33

可能是long理解的有点不对，forevercgh所说的端接前是指的没有接上电阻之前，而不是测量的位置。

long.yang · 发表于 2008-3-28 18:46

原帖由 thidxjtu 于 2008-3-28 18:33 发表 % D; o6 ~* S2 c3 i4 |
可能是long理解的有点不对，forevercgh所说的端接前是指的没有接上电阻之前，而不是测量的位置。
0 r( U' K1 P$ O

哦，我看的有些粗糙：把"端接之前"由时间的概念看成空间位置的概念。
其次，我觉得楼主仿真的结果没有问题。
50欧姆的集总电阻和50欧姆特性阻抗的传输线对于结果影响很不同的!!!!

[ 本帖最后由 long.yang 于 2008-3-29 13:17 编辑 ]

forevercgh · 发表于 2008-3-31 12:07

原帖由 long.yang 于 2008-3-28 15:17 发表
6 N' x, t& i4 ^# f0 d( ~$ S. V' W
. n$ l2 v5 f2 j我觉得Forevercgh同学说的不是很正确。由于前面10欧姆和40欧姆都小于传输线的特性阻抗50欧姆，所以如果这个测量是在串联前，那么第一个ring的值应该小于1v，而不是大于1v。而正好由于后面receiver的输入阻抗很大(一 ...

哈哈，看来偶的表述确实有些问题

long.yang勤思善问值得大家学习

赞！！！

yangcanhui07 · 发表于 2008-4-11 14:31

原帖由 forevercgh 于 2008-3-31 12:07 发表
' R! Z* ]! ?0 F" S( E- q* P2 @! ?" [
" v* h! {( k+ w. g
哈哈，看来偶的表述确实有些问题
; h( ^8 z$ W2 X& a" Ilong.yang勤思善问值得大家学习 6 c/ [5 }, ~3 L$ u( o" c* U
赞！！！

表述有问题,理解也有问题啊,楼主说的是有"源端串接电阻"和无"源端串接电阻"的两种情况仿真,不是有源端和无源端...

yangcanhui07 · 发表于 2008-4-11 14:32

反射看这篇
https://www.eda365.com/viewthread.php?tid=1720&highlight=%2Byangcanhui07

yun12 · 发表于 2008-9-24 14:53

斑竹诱导里

		自动登录	找回密码
密码			注册

求教理论解释

EDA365欢迎您！

【一起讨论一下吧】

不知我说的是否正确

推荐内容 /1