找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 310|回复: 1
打印 上一主题 下一主题

vcc覆铜负片的时候为什么为出现这种错误,antiPad变小一点就可以了,大神们能解释下?

[复制链接]

3

主题

14

帖子

67

积分

二级会员(20)

Rank: 2Rank: 2

积分
67
跳转到指定楼层
1#
发表于 2015-5-31 11:06 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
这是《cadence高速电路板设计与仿真 》上的一个例子,P271-273页,
  H; e! E: q' y/ \+ `VCC被设置为negative,当对它进行动态覆铜的时候出现了D/I错误如下图一4 l5 u1 v- V5 h3 S5 |

+ T3 E- Z( Y7 [, v) l& ~/ z- |

1.png (10.13 KB, 下载次数: 0)

大神们这是什么错误??

大神们这是什么错误??
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

80

主题

1248

帖子

2921

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2921
2#
发表于 2015-6-1 17:12 | 只看该作者
铜断了 断路了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-17 07:41 , Processed in 0.056353 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表